软硬件的界面。C A计算机组成 B计算机组织 C计算机体系结构 D计算机实现 2. 在定点二进制运算器中，减法运算一般通过 来实现。D
A 原码运算的二进制减法器 B 补码运算的二进制减法器 C 补码运算的十进制加法器 D 补码运算的二进制加法器
3. 指令格式中的地址码字段，通常用来指定参与操作的 或其地址。D
A. 操作码 B. 指令字 C. 数据字 D. 操作数 4. 在CPU中，跟踪指令后继地址的寄存器是______。B
A 主存地址寄存器 B 程序计数器 C 指令寄存器 D状态条件寄存器 5. 相对于硬布线控制器，微程序控制器的优点在于 。BCD
A 速度较快 B 结构比较规整 C 复杂性和非标准化程度较低D 增加或修改指令较为容易 6. 在CPU中，数据寄存器用来暂时存放 。ABCD
A由主存读出的一条指令 B由主存读出的一个数据字 C向主存存入的一条指令 D向主存存入的一个数据字
7. 当CPU和主存进行信息交换，即CPU 时，都要使用地址寄存器和数据寄存器。ABD
A向主存存入数据 B从主存读出数据 C向主存存入指令 D从主存读出指令
8. 冯•诺伊曼体系结构的计算机具有共同的基本配置，即具有几大部件：运算器、控制
器、 。AD
A I/O设备 B缓冲器 C寄存器 D存储器
9. B 的基本任务是按照 H 所排的指令序列，从 F 取出指令操作码到 B 中，对指令
操作码译码分析，执行指令操作。适配器的作用是保证 A 用计算机系统特性所要求的形式发送或接收信息。
A. I/O设备 B. 控制器 C. 缓冲器 D. 译码器 E. 寄存器 F. 存储器 G. 地址 H. 程序
10. 在奇偶校验中，只有当数据中包含有 A 个1时, 奇校验位C=0；只有当数据中包含有 B
个1时, 偶校验位C= C 。奇偶校验可提供单个错误检测,但无法检测 E 错误,更无法识别错误信息的 G 。
A. 奇数 B. 偶数 C. 0 D. 1 E. 多个 F. 内容 G. 位置 H. 来源
11. 指令格式就是 G 用二进制代码表示的结构形式，通常由 A 字段和 F 字段组成，前
者表征指令的操作特性与功能，后者通常指定参与操作的 B 的 E 。 A. 操作码 B. 操作数 C. 操作特性 D. 数据字 E. 地址 F. 地址码 G. 指令字 H. 功能字
12. 根据设计方法不同， B 控制器可分为三种：第一种称为 G 控制器，它是采用时序逻辑
技术来实现的；第二种称为 A 控制器，它是采用 E 逻辑来实现的；第三种是前两种方式的 F 。
A. 微程序 B. 操作 C. 指令 D. 时间 E. 存储 F. 组合 G. 硬布线 H. 软布线
13. 一条 C 是由若干条 G 组成的序列（通常叫做 E ）来实现的，而 E 的总和便可实
现整个的 D 。
A. 微操作 B. 宏操作 C. 机器指令 D. 指令系统 E. 微程序 F. 宏程序 G. 微指令 H. 宏指令 14. 奔腾CPU的大多数简单指令用 E 控制实现，在 A 个时钟周期内执行完毕。而对于用 H
实现的指令，也在 B 至 C 个时钟周期内执行完毕。
A. 1 B. 2 C. 3 D. 4
E. 硬布线 F. 软布线 G. 宏程序 H. 微程序
15. 在流水过程中存在的相关冲突中， 是由于指令之间存在数据依赖性而引起的。B
A. 资源相关 B. 数据相关 C. 性能相关 D. 控制相关
16. Cache是介于CPU和 之间的小容量存储器，能高速地向CPU提供指令和数据，从而
加快程序的执行速度。AC
A. 主存 B. 辅存 C.内存 D. 外存 17. 一条指令中的操作数地址，可以有 个。ABCD
A. 0 B. 1 C.2 D.3
18. 在CPU中，微操作控制器的功能就是根据指令操作码和时序信号，产生各种操作控制信号，
以便正确地建立数据通路，从而完成 的控制。ABCD A取指令 B执行指令 C分析指令 D取操作数
19. 微程序控制器的基本思想是：将微操作控制信号按一定规则进行编码，形成 ，存放
到一个只读存储器里。当机器运行时，一条又一条地读出它们，从而产生全机所需要的各种操作控制信号，使相应部件执行所规定的操作。C
A. 微操作 B.微程序 C.微指令 D. 微地址
20. 在计算机系统中，CPU管理外围设备的方式，除了程序查询之外，还包括 。ABCD
A 程序中断 B DMA C 通道 D PPU
21. 体系结构的计算机把程序及其操作数据一同存储在存储器里。AD
A冯•诺伊曼 B哈佛（Harvard） C Zuse D存储程序
22. 的基本任务是按照程序所排的指令序列，从存储器取出指令操作码到控制器中，对
指令操作码译码分析，执行指令操作。B
A. I/O设备 B. 控制器 C. 寄存器 D. 存储器 23. Cache由高速的 组成。B
A. DRAM B. SRAM C.ROM D. Flash 24. Cache由高速的 组成。B
A. DRAM B. SRAM C.ROM D. Flash
25. 指令的跳跃寻址方式，是指下一条指令的地址由本条指令直接给出，因此， 的内容
必须相应改变，以便及时跟踪新的指令地址。D
A. 数据寄存器 B. 堆栈指示器 C. 状态寄存器 D. 程序计数器 26. 堆栈是一种特殊的数据寻址方式，基于 原理。BC
A. FIFO B. FILO C. LIFO D. LILO
27. 在CPU中，控制器通常由 和操作控制器组成。ABCD
A程序计数器 B指令寄存器 C指令译码器 D时序发生器 28. 在CPU中，运算器通常由 组成。ABCD
A算术逻辑单元 B累加寄存器 C数据寄存器 D状态条件寄存器 29. 在操作控制器中， 是采用存储逻辑来实现的。A
A. 微程序控制器 B. 硬布线控制器 C. 程序控制器 D. 门阵列控制器 30. 以下关于流水线技术的描述中，正确的是 。ACD
A 就一条指令而言，其执行速度没有加快 B 就一条指令而言，其执行速度大大加快
C 就程序执行过程的整体而言，程序执行速度大大加快 D 适合于大量的重复性的处理
31. 在流水CPU中，指令部件本身又构成一个流水线，即指令流水线，由 等几个过程
段组成。ABCD A取指令 B指令译码 C计算操作数地址 D取操作数
32. 在流水过程中存在的相关冲突中， 是由转移指令引起的。D
A. 资源相关 B. 数据相关 C. 性能相关 D. 控制相关 33. 总线的特性包括 。ABCD
A物理特性 B功能特性 C电气特性 D时间特性
34. 在计算机系统的层次结构中，属于软件级的是 。BC
A微程序设计级 B高级语言级 C汇编语言级 D 机器语言级 35. 具有相同 的计算机，可以采用不同的 。C
A计算机组成、计算机体系结构 B计算机组织、计算机体系结构 C计算机体系结构、计算机组成 D计算机实现、计算机组成
36. 为了提高浮点数的表示精度，当尾数不为 时，通过修改阶码并移动小数点，使尾数
域的最高有效位为 ，这称为浮点数的规格化表示。B A. 0、0 B. 0、1 C. 1、0 D. 1、1
37. 在主存与Cache间建立地址映射，有几种不同的地址映射方式，它们是 。ABC
A全相联映射方式 B直接映射方式 C组相联映射方式 D随机映射方式 38. 指令的顺序寻址方式，是指下一条指令的地址由 给出。D
A. 数据寄存器 B. 堆栈指示器 C. 状态寄存器 D. 程序计数器 39. 存储器堆栈是由程序员设置出来作为堆栈使用的一部分 。C
A. 寄存器 B. 高速缓冲存储器 C. 主存储器 D. 辅助存储器
40. 当执行指令时，CPU能自动 程序计数器的内容，使其始终保持将要执行的下一条指
令的主存地址，为取下一条指令做好准备。C A保持 B复位 C递增 D递减
41. 适配器的作用是保证 用计算机系统特性所要求的形式发送或接收信息。A
A. I/O设备 B. 控制器 C. 寄存器 D. 存储器 42. Cache的功能由 实现，因而对程序员是透明的。B
A. 软件 B. 硬件 C.固件 D. 软硬件 43. 虚拟地址空间的大小实际上受到 容量的限制。C
A. 逻辑存储器 B. 内存储器 C. 辅助存储器 D. 主存储器 44. 硬布线控制器的特点是 。ABC
A设计非常复杂，且代价很大 B调试非常复杂，且代价很大
C速度较快，主要取决于逻辑电路的延迟 D速度较慢，主要取决于逻辑电路的延迟
45某寄存器中的值有时是地址，因此只有计算机的__ C ____才能识别它。 A 译码器 B 判断程序 C 指令 D 时序信号 46.操作控制器的功能是___ D ___。
A.产生时序信号 B.从主存取出一条指令 C.完成指令操作的译码
D.从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令
47、用16位字长（其中1位符号位）表示定点整数时，所能表示的数值范围是__ B ____。
16151415
A [ 0，2 – 1 ] B [ 0，2 – 1 ] C [ 0，2 – 1 ] D [0，2 ] 48、某计算机字长32位，其存储容量为4MB，若按字编址，它的寻址范围是_ A _____。
A. 1M B. 4MB C. 4M D. 1MB
49、常用的虚拟存贮系统由__ A ____两级存贮器组成，其中辅存是大容量的磁表面存贮器。
A.主存-辅存 B.快存-主存 C.快存-辅存 D.通用寄存器-主存
50、为了使设备相对独立，磁盘控制器的功能全部转移到设备中，主机与设备间采用__ A ____接口。
A.SCSI B.专用 C.ESDI D.RISC
51、某计算机字长16位，它的存贮容量是64KB，若按字编址，那么它的寻址范围是_ B _____
A. 64K B. 32K C. 64KB D. 32 KB
52、下面浮点运算器的描述中正确的句子是：___ A ___。
A. 浮点运算器可用阶码部件和尾数部件实现 B. 阶码部件可实现加、减、乘、除四种运算 C. 阶码部件只进行阶码相加、相减和比较操作 D. 尾数部件只进行乘法和减法运算
53、寄存器间接寻址方式中，操作数处在___ B ___。
A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈 54、微程序控制器中，机器指令与微指令的关系是__ B ____。
A. 每一条机器指令由一条微指令来执行
B. 每一条机器指令由一段微指令编写的微程序来解释执行 C. 每一条机器指令组成的程序可由一条微指令来执行 D. 一条微指令由若干条机器指令组成
55、某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目为___ D ___ 。 A．8，512 B．512，8 C．18，8 D．19，8 56、相联存储器是按__ C ____ 进行寻址的存储器。
A．地址指定方式 B．堆栈存取方式
C．内容指定方式 D。地址指定与堆栈存取方式结合 57、指令系统中采用不同寻址方式的目的主要是___ B ___ 。
A．实现存储程序和程序控制 B．缩短指令长度，扩大寻址空间，提高编程灵活性
C．可以直接访问外存 D．提供扩展操作码的可能并降低指令译码难度
58、并行I/O标准接口SCSI中，一块主适配器可以连接__ B ____ 台具有SCSI接口的设备。
A．6 B．7～15 C．8 D．10 59、计算机的存储器系统是指__ D ____。
A. RAM存储器 B. ROM存储器
C. 主存储器 D. cache，主存储器和外存储器
60、至今为止，计算机中的所有信息仍以二进制方式表示的理由是__ C ____。
A． 节约元件 B. 运算速度快 C. 物理器件性能决定 D. 信息处理方便
61、x=+0.1011, y=+0.0110，则用补码运算[x-y]补=_ A _____。
A. 0.0101 B. 0.0001 C. 1.1011 D. 1.1111
62、某机字长32位，其中1位符号位，31位表示尾数。若用定点整数表示，则最小负整数为____ A __。
31303130
A. -(2-1) B. -（2-1） C. -（2+1） D. -（2+1） 63、存储单元是指____ B __。
A. 存放一个二进制信息位的存储元 B. 存放一个机器字的所有存储元集合 C. 存放一个字节的所有存储元集合 D. 存放两个字节的所有存储元集合
64、某存储器芯片的存储容量为8K×8位，则它的地址线和数据线引脚相加的和为__ C ____
A. 12 B. 13 C. 21 D. 22
65、CPU对通道的请求形式是___ D ___。
A. 自陷 B. 中断 C. 通道命令 D. I/O指令
一个定点数由A.______和B.______两部分组成，根据小数点位置不同，定点数有C.______和D.______两种表示方法。A. 符号位 B. 数值域 C. 纯小数 D. 纯整数
硬布线控制器的基本思想是：某一A.______控制信号是B.______译码输出.、C.______信号、
D.______信号的逻辑函数。A. 微操作 B. 指令操作码 C. 时序 D. 状态条件
1、Cache是一种A______存储器，是为了解决CPU和主存之间B______不匹配而采用的一项重要的硬件技术。现发展为C______体系。．A．高速缓冲 B．速度 C．多级cache体系
2、一个较完善的指令系统应包含A______类指令，B______类指令，C______类指令，程序控制类指令，I/O类指令，字符串类指令，系统控制类指令。A．数据传送 B．算术运算 C．逻辑运算
3、为了解决多个A______同时竞争总线，B______必须具有C______部件。A．主设备 B．控制权 C．总线仲裁
4、多个用户公享主存时，系统应提供A.______。通常采用的方法是B.______保护和C.______ 保护，并用硬件来实现。A.存储保护 B.存储区域 C.访问方式
5、在计算机系统中，多个系统部件之间信息传送的公共通路称为A.______。就其所传送 信息的性质而言，在公共通路上传送的信息包括数据、B.______、C.______信息。A.总线 B.地址 C.控制
6、相联存储器不按地址而是按A______访问的存储器，在cache中用来存放B______，在虚拟存储器中用来存放C______。A．内容 B．行地址表 C．段表、页表和快表
7、根据地址格式不同，虚拟存贮器分为A______、B______和C______三种。A．页式 B．段式 C．段页式 8、CPU从主存取出一条指令并执行该指令的时间叫做A______，它常用若干个B______来表示，而后者又包含有若干个C______ A．指令周期 B．机器周期 C．时钟周期 9、正数的原码、反码、补码都相同，即在其真值前面加符号位(0)
10、对存储器的要求是A. ______，B. ______，C. ______。为了解决这三方面的矛盾计算机采用多级存储体系结构。A.容量大 B. 速度快 C. 成本低
3. 当今的CPU 芯片除了包括定点运算器和控制器外，还包括A. ______，B. ______ 4. 运算器和C. ______管理等部件。A. Cache B. 浮点 C. 存储
5. 每一种外设都是在它自己的A。______控制下进行工作，而A则通过B. ______和C.
______相连并受C 控制。A.设备控制器 B. 适配器 C. 主机
通道是一个特殊功能的A.______ ，它有自己的B.______ 专门负责数据输入输出的传输控制。A.处理器 B.指令和程序
计算机系统中，根据应用条件和硬件资源不同，数据传输方式可采用A.______ 传送、B.______ 传送、C.______ 传送。A.并行 B.串行 C.复用
CPU能直接访问A.______ 和B.______ ，但不能直接访问磁盘和光盘。A.cache B.主存 并行I/O接口A.______ 和串行I/O接口B.______ 是目前两个最具有权威性的标准接口技术。A.SCSI B.IEEE1394 4、（2分）在存储体系中为扩充主存容量用虚拟存储器 ，为提高访存速度用Cache-主存体系。 5. （4分）存储管理中的地址映象方式有全相联 直接相联 组相联和段相联。 当符号相同的两数相加时，如果结果的符号与加数(或被加数)不相同，则为溢出。
当任意符号两数相加时，如果C=Cf,运算结果正确，其中C为数值最高位的进位，Cf为符号位的进位。如果C≠Cf，则为溢出，所以溢出条件=C Cf。
采用双符号位fS1fS2。正数的双符号位为00，负数的双符号位为11。符号位参与运算，当结果的两个符号位fS1和fS2不相同时，为溢出。所以溢出条件=fS1fS2，或者溢出条件=fS1fS2+fS1fS2。 “取”数操作：
1、为了从存储器中取一个信息字，CPU必须指定存储器字地址，并进行“读”操作。 CPU需要把信息字的地址送到AR，经地址总线送往主存储器。 2、同时，CPU应用控制线(read)发一个“读”请求。
3、此后，CPU等待从主存储器发来的回答信号，通知CPU“读”操作完成。
主存储器通过ready线做出回答，若ready信号为“1”，说明存储字的内容已经读出，并放在数据总线上，送入DR。这时，“取”数操作完成。 写数操作：
为了“存”一个字到主存，
1、CPU先将信息字在主存中的地址经AR送地址总线，并将信息字送DR。 2、同时，发出“写”命令。
3、此后，CPU等待写操作完成信号。主存储器从数据总线接收到信息字并按地址总线指定的地址存储，然后经ready控制线发回存储器操作完成信号。这时，“存”数操作完成。
M×N的含义（M是单元数，N是一单元的二进制位数，地址长度由M决定，一次读、写位数由N决定，16K×1也可变成8K×2或4K×4等，16K=1024×16=16384
芯片总片数＝存储器总单元数位数/单元每片芯片单元数位数/单元
实际存储器往往需要字向和位向同时扩充。若存储器的容量为M×N，使用 L×K位存储器芯片，则所需要的芯片数量为：(M/L)*(N/K)。
冯·诺伊曼计算机具有5大部件：控制器、运算器、存储器、输入设备、输出设备 运算器通常由算术逻辑单元（Arithmetic Logic Unit，ALU）和一系列寄存器组成
为了对计算机系统进行描述、分析、设计和使用，人们从语言的角度出发，把计算机系统按功能划分成5个层次级别，
第1级是微程序设计级，属于硬件级，由机器硬件直接执行微指令，也可直接用组合逻辑和时序逻辑电路实现
第2级是机器语言级，也属于硬件级，由微程序解释机器指令系统 第3级是操作系统级，属于（软硬件）混合级，由操作系统程序实现 第4级是汇编语言级，属于软件级，由汇编程序支持和执行
第5级是高级语言级，也属于软件级，由各种高级语言编译程序支持和执行
翻译程序有编译程序和解释程序两种
编译程序：一次翻译，多次执行，修改原程序必须重新翻译。 解释程序：翻译一条执行一条，重复执行则重新翻译 如果逻辑电路的输出状态仅和当时的输入状态有关，而与过去的输入状态无关，称这种逻辑电路为组合逻辑电路。
多体交叉存储器的编址方式问题： 通常有两种，即所谓“高位交叉”和”低位交叉”，”高位交叉”是用地址的高位部分给出模块号，用地址的低位部分给出模块内单元号；”低位交叉”是用地址的低位部分给出模块号，用地址的高位部分给出模块内单元号。
设存储器包含m个模块，每个模块的容量为l，则“高位交叉”和”低位交叉”方式下，第i个模块所包含的统一单元编号应分别为：
m×i + j (高) m×j + i (低) (i=0,1,2,…..,m-1; j=0,1,2,…..,l-1;)
• 若以四个模块为例，则”高位交叉”和”低位交叉”编址如下表所示:
模块 M0 M1 M2 M3
高位交叉
0, 1, 2, 3,…….,l-1; l+0, l+1, l+2,……,2l-1; 2l+0, 2l+1,……...,3l-1; 3l+0, 3l+1,……...,4l-1;
低位交叉 0,4,8,12,……..l-4; 1,5,9,13,……..l-3; 2,6,10,14,……l-2; 3,7,11,15,……l-1;
高(低)两位地址编码
0 0 0 1 1 0 1 1
若以总共16个地址为例,………；
“低位交叉”对地址连续的访问有利，因为这时连续的地址落在不同的模块,可以重叠或交叉 访问；”高位交叉”对地址离散的访问有利，因为此时离散的地址落在不同的模块。图4.22是 “低位交叉”的示例。
访问方式
多体交叉存储器可以有两种访问方式:一种是所有模块同时启动一次访问周期,各模块同时执行读/写操作；另一种是m个模块按一定的顺序依次启动各自的访问周期,启动相邻模块的最小时间间隔等于单模块访问周期的1/m。前一种叫¡±同时(重叠)访问¡±,后一种叫¡±交叉访问¡±,图4.22(b)为交叉访问的示意。
高位交叉编址用于扩大主存储器的容量；低位交叉编址可实现主存储器的并行访问
指令系统(IS:Instruction Set)，是一台机器指令的集合，是计算机硬件功能的表示 ，是计算机硬件与程序员之间的接口。 系列计算机是基本指令系统相同、基本体系结构相同、但组成和实现不一定相同的一系列计算机 Intel 80386包括指令部件、执行部件和存储管理部件等。指令部件完成取指及指令译码功能，并产生控制信号；执行部件包括ALU、乘法部件、寄存器组等；存储管理部件用来确定存储器地址。
控制器的组成：1. 程序计数器(PC)； 2。 指令寄存器(IR) 用以存放当前正在执行的指令，以便在指令执行过程中，控制完成一条指令的全部功能；3。指令译码器或操作码译码器对指令寄存器中的操作码进行分析解释，产生相应的控制信号；4。脉冲源及启停线路脉冲源产生一定频率的脉冲信号作为整个机器的时钟脉冲，是机器周期和工作脉冲的基准信号，在机器刚加电时，还应产生一个总清信号(reset)。启停线路保证可靠地送出或封锁时钟脉冲，控制时序信号的发生或停止，从而启动机器工作或使之停机。5。时序控制信号形成部件，当机器启动后，在CLK时钟作用下，根据当前正在执行的指令的需要，产生相应的时序控制信号，并根据被控功能部件的反馈信号调整时序控制信号
一条指令的执行过程叫作一个“指令周期”，一个“指令周期”划分成若干个“CPU周期(机器周期)”，一个CPU周期又划分成若干个“时钟周期(T周期)”，一个“时钟周期”还可以进一步划分成若干节拍，在每一个节拍里，可执行若干操作(通常叫微操作)，一条指令的功能正是通过这些有序的微操作实现的；
将一条指令分成若干条微指令，按次序执行这些微指令，就可以实现指令的功能。组成微指令的微操作，又称微命令
控制存储器：微程序是存放在存储器中的，由于该存储器主要存放控制命令(信号)与下一条执行的微指令地址(简称为下址)，所以被叫做控制存储器。
微指令： 包含若干个可同时发出的微命令的指令叫微指令，一般而言，一条微指令给出一个机器周期所需的各种微命令(与机器指令相比较)；
• 微程序：由若干条微指令组成的程序叫微程序，每条机器指令都对应一段微程序(与机器指令程序相比较)；
• 控制存储器：用来存放微程序的存储器叫控制存储器，通常是PROM或EPROM，而且每个单元的字长较长；
所谓微程序流的控制是指当前微指令执行完毕后，怎样控制产生后继微指令的微地址。 产生后继微指令地址的几种方法：
（1）由硬件将“微程序入口”地址置入µPC（微程序计数器兼控存的地址寄存器，输入有4个来源）；
（2）根据机器指令操作码译码形成后继微地址； （3）在当前微指令地址上+1形成后继微地址； （4）根据转移条件形成转移地址送µPC；
硬布线控制器的设计方法大体如下: (1) 列出每条指令的操作时间表；
(2) 对每种控制信号列出其逻辑表达式； (3) 对这些表达式进行综合、化简；
(4) 用各种元器件电路实现这些逻辑表达式。
控制器的控制方式
控制器的控制方式，指的是控制器如何控制指令的执行，或者说如何控制各种指令的微操作的方式，如何执行一个确定的微操作序列的过程。常用的有三种方式，即同步方式，异步方式和联合方式
控制器有两种实现方案，微程序设计方案和硬布线方案，这两种方案在功能上是等价的；
微程序设计方案是用微指令给出一个机器周期内所需的控制信号，用一段微程序给出一条机器指令执行时所需要的全部控制信号；其优点是提供了指令系统的可修改性和可兼容性，其缺点是比较而言速度较慢；
硬布线方案是用组合逻辑电路提供机器指令执行时所需要的各种控制信号；其优点是比较而言速度较快，其缺点是指令系统难以修改，且控制器的结构不规整，不便集成。
CPU解释执行机器指令的基本原理是：根据指令的类型，产生各种时序控制信号，控制CPU执行一系列的（微）操作，通过这些操作完成指令的既定功能； 控制器是给出机器指令执行时所需要的各种控制信号的部件； 衡量存储器有三个指标： 容量、速度和价格／位。
从CPU的角度看，cache-主存层次的速度接近于cache，容量与每位价格则接近于主存。因此，解决了速度与成本之间的矛盾。
cache存储器可行性基础是程序执行的局部性原理 程序访问的局部性：
在从主存读出新的字块调入cache存储器时，如果遇到cache存储器中相应的位置已被其他字块占有，那么就必须去掉一个旧的字块，让位于一个新的字块。这种替换应该遵循一定的规则，例如： LRU最近最少使用算法。
• 段式管理 的优点是段的分界与程序的自然分界相对应；段的逻辑独立性使它易于编译、管
理、修改和保护，也便于多道程序共享。 其缺点是容易在段间留下许多空余的零碎存储空间不好利用，造成浪费。
• 页式管理系统的信息传送单位是定长的页，主存的物理空间也被划分为等长的固定区域，称为页面。 其优点新页调入主存也很容易掌握，只要有空白页面就可。是可能造成浪费的是程序最后一页的零头，它比段式管理系统的空间浪费要小得多。 页式管理系统的缺点正好和段式管理系统相反，由于页不是逻辑上独立的实体，所以处理、保护和共享都不及段式来得方便。
• 输入输出系统包括外部设备(输入输出设备和辅助存储器)及其与主机(CPU和存储器)之间的控制部件。控制部件称之为设备控制器，诸如磁盘控制器、打印机控制器等，有时也称为设备适配器或接口
设备编址有两种方式: 独立编址和统一编址； 设备控制器(I/O接口)的基本功能：
(1) 实现主机和外围设备之间的数据传送控制。
(2) 实现数据缓冲，以达到主机同外围设备之间的速度匹配。
(3) 接受主机的命令，提供设备接口的状态，并按照主机的命令控制设备。 输入输出接口按照数据传送的宽度可分为并行接口和串行接口。按照数据传送的控制方式可分成程序控制输入输出接口，程序中断输入输出接口和直接存储器存取(DMA)接口等。 引起中断的事件，即发出中断请求的来源，称为中断源。
DMA 的数据传送过程可分为三个阶段： DMA 传送前预处理、DMA 控制 I／O 设备与主存之间的数据传送及传送后处理
I/O设备数据传送控制方式： 1. 程序直接控制方式 2. 程序中断传送方式 3. 直接存储器存取方式
4. I/O通道控制(I/O channel control)方式 5. 外围处理机方式
I／O 通道是计算机系统中代替 CPU管理控制外设的独立部件，是一种能执行有限 I／O 指令集合——通道命令的 I／O 处理机。 DMA 与通道的重要区别是：
DMA 完全借助于硬件完成数据传送，而通道则是通过一组通道命令与硬件一起完成数据传送。 为了CPU便于对I/O设备进行寻址和选择，必须给众多的I/O设备进行编址，也就是给每一台设备规定一些地址码，称为设备号或设备代码。
中断的作用:
(1) CPU与I/O设备并行工作 (2) 硬件故障处理 (3) 实现人机联系
(4) 实现多道程序和分时操作 (5) 实现实时处理
(6) 实现应用程序和操作系统(管态程序)的联系 (6) 实现应用程序和操作系统(管态程序)的联系 DMA控制器组成:
1. 多个设备寄存器
DMA控制器中主要的寄存器有：
(1) 主存地址寄存器(MAR)——该寄存器初始值为主存缓冲区的首地址，在传送前由程序送
入。
(2) 外围设备地址寄存器(ADR)——该寄存器存放I/O设备的设备码，或者表示设备信息存储区的寻址信息。
(3) 字数计数器(WC)——该计数器对传送数据的总字数进行统计。 (4) 控制与状态寄存器(CSR)——该寄存器用来存放控制字和状态字。
(5) 数据缓冲寄存器(DBR)——该寄存器用来暂存I/O设备与主存传送的数据。 2. 中断控制逻辑
DMA中断控制逻辑负责申请CPU对DMA进行预处理和后处理。 3. DMA控制逻辑
一般包括设备码选择电路，DMA优先排队电路，产生DMA请求的线路等，在DMA取得总线控制权后控制主存和设备之间的数据传送。
4. DMA 接口与主机和 I／O 设备两个方向的数据线、地址线和控制信号线以及有关收发与驱动线路。
信息在总线上的传送方式可分为同步和异步两种。 在同步方式下，通信双方由统一的时钟控制信息的传送，时钟通常是由CPU发出的，并送到
总线上的所有部件。经过某一预定时间，本次总线传送周期结束，进入下一个总线周期。 异步通信方式是一种”握手”或”应答”方式，发送者将数据放到总线并发出”数据准备好”信号，经过不定长的时间间隔，接收者接收数据并向发送者发回”数据已接收”的应答信号，
一次总线传送周期结束。异步通信方式便于实现不同速度部件之间的数据传送。
1、什么是寻址技术？寻址技术研究的主要内容和主要对象是什么？ 解：
寻址技术是指寻找数据及其它信息的地址的技术，它是软件与硬件的一个主要分界面。寻址技术要研究的主要内容包括编址方式、寻址方式和定位方式等。寻址技术研究的对象主要有寄存器、主存储器、堆栈和输入输出设备等，其中以面向主存储器的寻址技术为主要研究对象。 1. 请简述Cache的基本工作过程。 【解】
当CPU读取主存中一个字时，便发出此字的内存地址到Cache和主存。此时Cache控制逻辑依据地址判断此字当前是否在 Cache中：若是，此字立即传送给CPU；若非，则用主存读周期把此字从主存读出送到CPU，与此同时，把含有这个字的整个数据块从主存读出送到Cache中。 2. 什么是页式虚拟存储器中的快表？ 【解】
为了避免页表已保存或已调入主存储器时对主存访问次数的增多，把页表的最活跃部分存放在高速存储器中组成快表，以减少时间开销。快表由硬件组成，它比页表小得多。 1. 请简述现代计算机系统中的多级存储器体系结构。 【解】
为了解决对存储器要求容量大、速度快、成本低三者之间的矛盾，目前在计算机系统中，通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。
2. 在主存与Cache间为什么要建立地址映射？请简述3种不同的地址映射方式。 【解】
与主存容量相比，Cache的容量很小，它保存的内容只是主存内容的一个子集。为了把主存块放到Cache中，必须应用某种方法把主存地址定位到Cache中，称作地址映射。
地址映射方式有全相联方式、直接方式和组相联方式三种：
全相联映射方式：将主存的一个块直接拷贝到Cache中的任意一行上。
直接映射方式：一个主存块只能拷贝到Cache的一个特定行位置上去。
组相联映射方式：将Cache分成u组，每组v行，主存块存放到哪个组是固定的，至于存到该组哪一行则是灵活的。 一．主存容量为256MB，虚存容量为2GB，则虚拟地址和物理地址各为多少位？如页面大小为4KB，
则页表长度是多少？（10分） 【解】
31
∵ 2 GB = 2B
∴ 虚拟地址为31位
28
∵ 256 MB = 2B ∴ 物理地址为28位
页表长度 = 虚存容量/页面大小 = 2 GB / 4 KB = 512 K
二．(1)某总线在一个总线周期中并行传送32位数据，假设一个总线周期等于一个总线时钟周
期，总线时钟频率为50MHz，总线带宽是多少? (2)如果一个总线周期中并行传送64位数据，总线时钟频率升为100MHz，总线带宽是多少? （10分） 【解】
设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用D表示，根据定义可得： (1)32位=4Byte，
6
总线带宽Dr = D/T = D × 1/T = D×f = 4B×50×10/s = 200MB/s (2)64位=8Byte，
6
总线带宽Dr = D×f = 8B×100×10/s = 800MB/s
1. 多模块交叉存储器是如何加速CPU和存储器之间的有效传输的？ 【解】
CPU同时访问多个模块，由存储器控制部件控制它们分时使用数据总线进行信息传递。对每一个存储模块来说，从CPU给出访存命令直到读出信息仍然使用了一个存取周期时间，而对CPU来说，它可以在一个存取周期内连续访问多个模块。各模块的读写过程将重叠进行，所以多模块交叉存储器是一种并行存储器结构。
1. Cache存储器中为什么会产生替换？请列举3种常用的替换算法。 【解】
Cache工作原理要求它尽量保存最新数据，当一个新的主存块需要拷贝到Cache，而允许存放此块的行位置都被其他主存块占满时，就要产生替换。
常用替换算法包括：最不经常使用(LFU)算法、近期最少使用(LRU)算法、随机替换。
2. 什么是虚拟存储器中的段页式管理？ 【解】
采用分段和分页结合的方法。
程序按模块分段，段内再分页，进入主存仍以页为基本信息传送单位，用段表和页表进行两级定位管理。
2、用16M字×8位的存储芯片构成一个64M字×16位的主存储器。要求既能够扩大存储器的容量，又能够缩短存储器的访问周期。 (1)计算需要多少个存储器芯片。
(2)存储器芯片和主存储器的地址长度各需要多少位？ (3)画出用存储器芯片构成主存储器的逻辑示意图。
(4)用16进制表示的地址1234567，其体内地址和体号是多少？ 问答第3题 解：
(1)需要存储器芯片： 2分
(2)存储器芯片的地址长度为24位 2分 主存储器的地址长度为26位 2分
(3)用存储器芯片构成主存储器的逻辑示意图如下： 4分
(4)用16进制表示的地址1234567，其体内地址为：48D159，体号为3 2分
1. 为了使CPU不至因为等待存储器读写操作的完成而无事可做，可以采取哪些加速CPU和存储
器之间有效传输的特殊措施？ 【解】
主存储器采用更高速的技术来缩短存储器的读出时间，或加长存储器的字长； 采用并行操作的双端口存储器；
在CPU和主存储器之间插入一个高速缓冲存储器（Cache），以缩短读出时间； 在每个存储器周期中存取几个字。
2. 请简述计算机的流水处理过程。 【解】
为了实现流水，首先把输入的任务(或过程)分割为一系列子任务，并使各子任务能在流水线的各个阶段并发地执行。当任务连续不断地输入流水线时，在流水线的输出端便连续不断地吐出执行结果，从而实现了子任务级的并行性。
3. 如何区分选择通道、数组多路通道和字节多路通道？ 【解】
选择通道：在物理上它可以连接多个设备，但是这些设备不能同时工作，在某一段时间内通道只能选择一个设备进行工作。
数组多路通道：当某设备进行数据传送时，通道只为该设备服务；当设备在执行寻址等控制性动作时，通道暂时断开与这个设备的连接，挂起该设备的通道程序，去为其他设备服务，即执行其他设备的通道程序。
字节多路通道：字节多路通道主要用于连接大量的低速设备，这些设备的数据传输率很低，因此通道在传送两个字节之间有很多空闲时间，字节多路通道正是利用这个空闲时间为其他设备服务。
4. 多处理机系统与机群系统有什么差别？ 【解】
多处理机系统由若干台独立的计算机组成，每台计算机能够独立执行自己的程序，彼此之间通过互连网络连接，实现程序之间的数据交换和同步。
机群系统是一组完整的计算机互连，它们作为一个统一的计算资源一起工作，并能产生一台机器的印象。
2、一台实验计算机共有5种指令、8个通用数据寄存器，这5种指令的使用频度分别为35％、25％、20％、10％、10％。
(1)要求操作码的平均长度最短，请设计操作码编码，并计算所设计操作码的实际平均长度。 (2)要求设计8位字长的两地址寄存器-寄存器型指令3种，16位字长的寄存器-存储器型指令两种，其中，存储器地址采用直接寻址方式。请设计指令格式，给出5种指令的操作码编码、各个字段的长度和名称。 答;
(1)采用Huffma编码法 操作码平均长度： H＝(0.35＋0.25＋0.20)×2＋(0.10＋0.10)×3＝2.20
指令序号 1 2 3 4 5 R-R型指令1 R-R型指令2 R-R型指令3 R-M型指令1 R-M型指令1 指令使用频度 0.35 0.25 0.20 0.10 0.10 操作码编码 00 01 10 110 111 A A (2) 5种指令的格式、操作码编码、各字段的长度和名称 操作码（2位） 目的寄存器（3位） 源寄存器（3位） 00 01 10 操作码（3位） 110 111 Rd Rd Rd 寄存器（3位） R R Rs Rs Rs 主存地址（10位）
什么是计算机系统结构？
答：计算机系统结构作为一门学科，主要研究软件、硬件功能分配和对软件、硬件界面的确定，即哪些功能由软件完成，哪些功能由硬件完成。
什么叫透明性？
答：在计算机技术中，一种本来是存在的事物或属性，但从某种角度看似乎不存在，称为透明性现象。通常，在一个计算机系统中，低层机器级的概念性结构和功能特性，对高级语言程序员来说是透明的。
一台模型机共有7条指令，各指令的使用频率分别为35%，25%，20%，10%，5%，3%和2%，有8个通用数据寄存器，2个变址寄存器。
（1） 要求操作码的平均长度最短，请设计操作码的编码，并计算所设计操作码的平均长度。 （2） 设计8字长的寄存器-寄存器型指令3条，16位字长的寄存器-存储器型变址寻址方式指令4条，变址范围不小于±127。请设计指令格式，并给出各字段的长度和操作码的编码。 解答14: （1）
指令号 出现的频率 编码 指令号 1 2 3 4 5 6 7 出现的频率 35% 25% 20% 10% 5% 3% 2% 编码 00 01 10 110 1110 11110 11111
这样，采用Huffman编码法得到的操作码的平均长度为：
H = 2×(0.35+0.25+0.20) + 3×0.10 + 4 ×0.05 + 5×(0.03 + 0.02) = 6+0.3+0.2+0.25 =35 （2）
设计8位字长的寄存器-寄存器型变址寻址方式指令如下：
因为只有8个通用寄存器，所以寄存器地址需3位，操作码只有两位，设计格式如下： 2 操作码OP 3 源寄存器R1 3 目的寄存器R2 三条指令的操作码分别为00，01，10 设计16位字长的寄存器-存储器型变址寻址方式指令如下： 4 操作码OP 3 通用寄存器 1 变址寄存器 8 偏移地址 四条指令的操作码分别为1100， 1101，1110，1111
什么是CISC、RISC？ 答：
RISC和CISC是指令系统优化设计的两个截然相反的方向。CISC是指复杂指令系统计算机，它的设计思想是增强指令的功能，设置一些功能复杂的指令，把一些原来由软件实现的，常用的功能改用硬件的指令系统来实现。RISC是指精简指令系统计算机，它的设计思想是尽量简化指令功
能，只保留那些功能简单，能在一个节拍内执行完成指令，较复杂的功能用一段子程序来实现。
DRAM存储器为什么要刷新？
解：DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的，
电荷数又不能像SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。为此必须设法由外界按一定规律给栅极充电，按需要补给栅极电容的信息电荷，此过程叫“刷新”。 什么叫指令？什么叫指令系统？
解：指令是计算机执行某种操作的命令，也就是常说的机器指令。一台机器中所有机器指令的集合，称这台计算机的指令系统。
CPU中有哪些主要寄存器？简述这些寄存器的功能。 解：CPU有以下寄存器：
（1） 指令寄存器（IR）：用来保存当前正在执行的一条指令。 （2） 程序计数器（PC）：用来确定下一条指令的地址。 （3） 地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。 （4） 缓冲寄存器（DR）：<1>作为CPU和内存、外部设备之间信息传送的中转站。
<2>补偿CPU和内存、外围设备之间在操作速度上的差别。
<3>在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。 （5） 通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，
为ALU提供一个工作区。
（6） 状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条
件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。
中断处理过程包括哪些操作步骤？ 解：中断处理过程如下：
(1) 设备提出中断请求
(2) 当一条指令执行结束时CPU响应中断
(3) CPU设置“中断屏蔽”标志，不再响应其它中断请求 (4) 保存程序断点（PC）
(5) 硬件识别中断源（转移到中断服务子程序入口地址） (6) 用软件方法保存CPU现场 (7) 为设备服务 (8) 恢复CPU现场
(9) “中断屏蔽”标志复位，以便接收其它设备中断请求 (10)返回主程序
什么叫存储系统？
答：两个或两个以上速度、容量和价格各不相同的存储器用硬件、软件、或软件与硬件相结合的方法连接起来成为一个系统。这个系统对应用程序员透明，并且，从应用程序员看它是一个存储器，这个存储器的速度接近速度最快的那个存储器，存储容量与容量最大的那个存储器相等或接近，单位容量的价格接近最便宜的那个存储器，这就叫存储系统。
什么叫虚拟存储器？
答：虚拟存储器又称虚拟存储系统，或虚拟存储体系。虚拟存储器由主存储器和联机工作的外部存储器共同组成。在目前的计算机系统中，主存储器通常用动态随机存储器（SRAM）实现，它的存储容量相对比较小，速度比较快，单位容量的价格比较贵。联机工作的外部存储器通常为磁盘存储器，它的存储容量很大，与主存储器相比，速度很低，单位容量的价格很便宜。这两个存储
器在硬件和系统软件的共同管理下，对于应用程序员，可以把它们看来是一个单一的存储器，是一个存储容量非常大的主存储器。
什么叫Cache一致性问题？如何解决？
答：在一段时间内，主存某单元中的内容与Cache对应单元中的内容可能不相同。这样，就造成Cache与主存的不一致问题。解决Cache与主存的不一致性问题，首先要选择合适的Cache更新算法。主要有两种Cache更新算法，写直达法和写回法。写回法是指CPU在执行写操作时，被写数据只写入Cache，不写入主存。仅当需要替换时，才把已经修改过的Cache块写回到主存。写直达法是指在CPU在执行写操作时，必须把数据同时写入Cache和主存。
列举基本输入输出方式，并说明其各自特点。
答：1． 程序控制输入输出方式。完全由CPU控制的输入输出方式，外围设备每发送或接收一个数据都要由CPU执行相应的指令才能完成；与CPU异步工作；适合于连接低速外围设备。
2． 中断输入输出方式。当出现来自系统外部，机器内部，甚至处理机本身的任何例外的，或者虽然是事先安排的，但出现在现行程序的什么地方是事先不知道的事件时，CPU暂停执行现行程序，转去处理这些事件，等处理完成后再返回来继续执行原先的程序；与CPU并行工作；数据的输入和输出都要经过CPU；一般用于连接低速外围设备。 3． 直接存储器访问方式（DMA）。外围设备与主存储器之间建立直接数据通路，传输数据不需要CPU干预；计算机系统以主存储器为中心，主存储器既可以被CPU访问，也可以被外围设备访问；在外围设备与主存储器之间传送数据不需要执行程序；主要用来连接高速外围设备。
常用的直接存储器访问（DMA）方式有哪几种？它们的工作原理和主要优缺点各是什么？ 答：常用的DMA方式有如下三种： 1． 周期窃取方式
在每一条指令执行结束时，CPU测试有没有DMA服务申请，如果有，则CPU进入一个DMA周期。在DMA周期中借用CPU完成上面所列出的DMA工作流程。包括数据和主存地址的传送，交换个数计数器中的内容减\"1\"，主存地址的增值及一些测试判断等。 周期窃取方式的优点是硬件结构很简单，比较容易实现。缺点是在数据输入或输出过程种实际上占用了CPU的时间。 2． 直接存取方式
DMA控制器的数据传送申请直接发往主存储器。在得到主存储器的响应之后，整个DMA工作流程全部在DMA控制器中用硬件完成。
直接存取方式的优点是数据输入或输出过程没有占用CPU的时间。缺点是硬件结构很复杂，成本较高。
3． 数据块传送方式
在设备控制器中设置一个比较大的数据缓冲存储器，一般要能够存放下一个数据块。与设备介质之间的数据交换在数据缓冲存储器中进行。设备控制器与主存储器之间的数据交换以数据块为单位，并采用程序中断方式进行。
数据块传送方式实际上并不是DMA方式，只是它在每次中断输入输出过程中是以数据块为单位获得或发送数据的。
从一个中断源发出服务请求，到这个中断服务请求全部处理完成，程序返回到中断点所经过的过程称为中断处理过程。在一次完整的中断处理过程中，主要做哪些工作？其中，哪些必须用硬件实现？哪些必须用软件实现？哪些既可以用硬件实现也可以用软件实现？ 答：在一次完整的中断处理过程中，主要做以下工作：
1． 判断现行指令执行结束，且没有更紧急的服务请求。
2． 关CPU中断，CPU不能再响应其它任何中断源的中断服务请求
3． 撤消设备的中断服务请求，如果这个中断源的中断请求不撤消的话，那么在CPU开中断后，它必然将再次请求中断服务
4． 保存硬件现场，主要指保存处理机状态字PSW及堆栈指针SP等中的内容 5． 识别中断源
6． 改变设备的屏蔽状态 7． 转向中断服务程序入口，一般还要在中断服务程序中通过软件才能找到具体中断源的中断服务程序入口
8． 保存软件现场，主要指保存将要被中断服务程序破坏的通用寄存器中的内容等
9． 开CPU中断，CPU可以响应其它更高级中断源的中断服务请求，中断源之间可实现中断嵌套 10． 中断服务
11． 关CPU中断，CPU不响应任何中断源的中断服务请求。在下一次开CPU中断之前，正在运行的程序不允许被中断
12． 恢复软件现场，恢复被中断服务程序破坏的通用寄存器中的内容等 13． 恢复屏蔽状态
14． 恢复硬件现场，包括恢复处理机状态字PSW及堆栈指针SP等中的内容等，准备返回中断点 15． 开CPU中断，如果用硬件实现，这条指令必须延迟执行，要在程序回到中断点之后才能实际打开CPU的中断 16． 返回到中断点
其中\"保存中断点\"和\"转向中断服务程序入口\"这两个功能是必须用硬件来实现的。\"中断服务\"和\"返回到中断点\"这两个功能必须用软件来实现。其他功能既可以用软件又可以用硬件实现。
1. 某双面磁盘，每面有220道，内层磁道周长为70cm，内层位密度400位/cm，转速3000
转/分，请计算：
（1）磁盘存储容量是多少？ （2）数据传输率是多少？ . 解：（1）每道信息量=400位/cm×70cm=28000位=3500B
每面信息量=3500B×220=770000B 磁盘总容量=770000B×2=1540000B
（2）磁盘数据传输率（也即磁盘的带宽）Dr=r·N
N为每条磁道容量，N=3500B
r为磁盘转速，r=3000转/60s=50转/s 所以 Dr=r×N=50/s×3500B=175000B/S
1. 简述CPU的主要功能。
解：CPU主要有以下四方面的功能：
（1） 指令控制 程序的顺序控制，称为指令控制。
（2） 操作控制 CPU管理并产生由内存取出的每条指令的操作信号，把各种操作
信号送往相应部件，从而控制这些部件按指令的要求进行动作。
（3） 时间控制 对各种操作实施时间上的控制，称为时间控制。
（4） 数据加工 对数据进行算术运算和逻辑运算处理，完成数据的加工处理。
说明总线结构对计算机系统性能的影响。
解：主要影响有以下三方面：
（1）最大存储容量
单总线系统中，最大内存容量必须小于由计算机字长所决定的可能的地址总
线。
双总线系统中，存储容量不会受到外围设备数量的影响 （2）指令系统
双总线系统，必须有专门的I/O指令系统 单总线系统，访问内存和I/O使用相同指令 （3）吞吐量
总线数量越多，吞吐能力越大 CPU响应中断应具备哪些条件？
解：应具备：
（1） 在CPU内部设置的中断允许触发器必须是开放的。
（2） 外设有中断请求时，中断请求触发器必须处于“1”状态，保持中断请求信
号。
（3） 外设（接口）中断允许触发器必须为“1”，这样才能把外设中断请求送至
CPU。
（4） 当上述三个条件具备时，CPU在现行指令结束的最后一个状态周期响应中
断。
中断屏蔽的作用及其实现方法。 答：设置中断屏蔽有如下三个用处：
（1） 在中断优先级已经由硬件确定了的情况下，改变中断源的中断服务顺序。 （2） 决定设备是否采用中断方式工作。
（3） 在多处理机系统中，可以通过中断屏蔽，把对外围设备的输入输出服务工作分配到各个处理机中。
中断屏蔽的实现方法主要有两种：
（1） 每个或每级中断源设置一个中断屏蔽位的方法。中断屏蔽位可以分布在各个中断源中，也可以集中在处理机中。在为每个中断源或每级中断源设置一个中断屏蔽位的方法中，中断优先级实际上只在处理机响应中断源的中断服务请求时使用，即在所有请求中断服务的中断源中选择出一个优先级最高的中断源首先为它服务。而处理机在执行中断源的中断服务程序时，并没有优先级的区分。
（2） 改变处理机优先级方法。中断优先级不仅在处理机响应中断源的中断服务请求时使用，而且为每个中断源的中断服务程序也赋予同样的中断优先级。正常工作的情况，在各个中断源的处理机状态字中设置的中断优先级应该与这个中断源本身的硬件中断优先级相同。这时，处理机响应中断源的中断服务请求和完成中断服务的过程将严格按照中断源的硬件中断优先级进行。如果要改变中断源的中断服务顺序，即在有多个中断源同时请求中断服务时，让某些硬件中断优先级较低的中断源先得到处理机的服务，可以通过修改相关中断源的处理机状态字来实现。
根据多台外围设备共享通道的不同情况，可将通道分为哪几种类型？各种类型的通道的工作原理是什么？
答：1． 字节多路通道。字节多路通道（Byte Multiplexor Channel）是一种简单的共享通道，主要为多台低速或中速的外围设备服务。字节多路通道采用分时方式工作，依靠它与CPU之间的高速数据通路分时为多台设备服务。字节多路通道包含有多个子通道，每个子通道连接一个设备控制器。每个子通道最少需要有一个字节缓冲寄存器，一个状态/控制寄存器以及指明固定地址的少量硬件。当通道在逻辑上与某一台设备连接时，就根据主存数据缓冲区地址访问主存储器，读出或写入一个字节，并将交换字节个数减1，将主存数据缓冲区地址增量至下一个数据的地址。在这些工作都完成之后，就将通道与该设备在逻辑上断开。
2． 选择通道。选择通道（Selector Channel）在一段时间内单独为一台外围设备服务，但在不同的时间内仍可以选择不同的设备。一旦选中某一设备，通道就进入\"忙\"状态，直到该设备的数据传输工作全部结束为止。选择通道可以认为是只有一个以成组方式工作的子通道，只有一套完整的硬件，它逐个为几台物理上连接的高速外围设备服务。
3． 数组多路通道。数组多路通道每次选择一个高速设备后传送一个数据块（对于磁盘和磁带等磁表面存储器，数据块大小通常为512个字节），并轮流为多台外围设备服务。数组多路通道可以被看作是以成组方式工作的高速多路通道。
什么是通道流量？各种通道的流量是如何计算的？
通道流量又称为通道吞吐率，通道数据传输率等，它是指一个通道在数据传送期间，单位时间内能够传送的最大数据量，一般用字节个数来表示。一个通道在满负荷工作状态下的流量称为通道最大流量。通道最大流量主要与通道的工作方式（是指字节多路通道、选择通道和数组多路通道）、在数据传送期内通道选择一次设备所用的时间TS和传送一个字节所用的时间TD等因素有关。 三种通道的最大流量计算公式如下：
fMAX·BYTE＝字节／秒 （4）
fMAX·SELETE＝字节／秒 （5）
fMAX·BLOCK＝字节／秒 （6）
根据字节多路通道的工作原理可知，它的实际流量是连接在这个通道上的所有设备的数据传输率之和，即：
fBYTE＝
对于选择通道和数组多路通道，在一段时间内，一个通道只能为一台设备传送数据，而且，这时的通道流量就等于这台设备的数据传输率。因此，这两种通道的实际流量就是连接在这个通道上的所有设备中数据流量最大的那一个：
fSELETE＝
fBLOCK＝
超标量处理机和超流水线处理机的异同点
答：超标量处理机和超流水线处理机都可以在一个时钟周期中发射多条指令。所不同的是，超标量处理机是在一个时钟周期中同时发射多条指令，其最基本的要求是必须有两套或两条以上完整的指令执行部件。而超流水线处理机是在一个时钟周期中分时发射多条指令，它只需要增加少量
硬件，是通过各部分硬件的充分重叠工作来来提高处理机性能的。从流水线的时空图上看，超标量处理机采用的是空间并行性，而超流水线处理机采用的是时间并行性。 在采用乱序流动方式的处理机中，可能有哪几种数据相关？如何解决？
答：在乱序流动方式中，有\"先写后读\"、\"先读后写\"、\"写-写\"三种数据相关。在流水线中解决数据相关的方法可以分为两大类，其中一类是延迟执行，另一类是建立专用路径。延迟执行是避免数据相关最简单的方法，其原理是延迟发生数据相关的指令中的某些指令的执行，直到相关被解除为止。这种方法的优点是流水线的控制简单，缺点是流水线的吞吐率和效率低。建立专用路径解决数据相关的基本原理是数据重定向，既将某个流水线的输出直接送到另一个流水线的输入，而不经过寄存器或存储器。在流水线中建立专用数据路径已经成为高性能处理机普遍采用的方法。
例：用16K×8位的存储器芯片构成64K×8位的存储器。
16K×8位的芯片，可以满足64K×8位的存储器数据位的要求，但不满足单元数的要求。需要4片16K×8位的芯片采用字扩充方式来构成存储器。
64K×8位的存储器需要16位地址线A15～A0，而16K×8位的芯片的片内地址线为14根，所以用16位地址线中的低14位A13～A0进行片内寻址，高两位地址A15、A14用于选择芯片，即选片寻址。
设存储器从0000H开始连续编址，则四块芯片的地址分配： 第一片地址范围为：0000H～3FFFH 第二片地址范围为：4000H～7FFFH 第三片地址范围为：8000H～BFFFH 第四片地址范围为：C000H～FFFFH
A15A14 A13A12………A2A1A0 00 00000000000000 00 11111111111111 01 00000000000000 01 11111111111111 10 00000000000000 10 11111111111111 11 00000000000000 11 11111111111111 片选地址 片内地址
0000H～3FFFH 第一片 4000H～7FFFH 第二片 8000H～BFFFH 第三片 C000H～FFFFH 第四片
例1：用2114芯片组成8K×8位存储器需用16片2114芯片构成8K×8位存储器。
8K8位 ＝16（片）1K4位
16片芯片排成8行×2列，每行按位扩展方法连接，每列按字扩展方法连接。
存储器地址线A12～A0，芯片片内地址A9～A0，高三位地址A12、A11、A10用于选片寻址。 存储器数据线D7～D0，芯片数据线I/O3～I/O0，两片芯片的数据线一同构成存储器的8位数据线。
A12A11A10 A9………A2A1A0 000 0000000000 000 1111111111 001 0000000000 001 1111111111 010 0000000000 010 1111111111 011 0000000000 011 1111111111 100 0000000000 100 1111111111 101 0000000000 101 1111111111 110 0000000000 110 1111111111 0000H～03FFH 0400H～07FFH 0800H～0BFFH 0C00H～0FFFH 1000H～13FFH 1400H～17FFH 1800H～1BFFH 第一组 第二组 第三组 第四组 第五组 第六组 第七组 111 0000000000 111 1111111111
1C00H～1FFFH 第八组
例：某微机系统有16根地址线，8根数据线，地址空间安排为：16K系统程序存储区，用ROM芯片，安排在地址最低区；接着留出16K的设备地址空间；其后的32K作为用户程序区，采用RAM芯片。给定芯片如下，请画出连线图，给出各存储区的地址范围。
D7～D0
D7～D0
ROM
… A13 A0
CS DE
ROM区：16K×8位，需1片16K×8位ROM芯片 RAM区：32K×8位，需2片16K×8位RAM芯片
RAM
… A13 A0
CS RD WR
I/O区：16K×8位，主存不应使用 A15A14 A13A12………A2A1A0 00 00000000000000 00 11111111111111 01 00000000000000 01 11111111111111 10 00000000000000 10 11111111111111 11 00000000000000 11 11111111111111
0000H～3FFFH ROM区 4000H～7FFFH I/O区 8000H～BFFFH RAM区1 C000H～FFFFH RAM区2 D7～D0 ROM CS DE A13～A0 R/W
Y0 Y1 RAM CS RD WR RAM CS RD WR Y2 Y3 MEMR 地址译码器 A15 A14
1. 用8K×8位的ROM芯片和8K×8位的RAM芯片组成一个32K×8位的存储器，其中RAM地址
占24K（地址为2000H～7FFFH），ROM地址占8K（地址为0000H～1FFFH）。RAM芯片有两个输入端：当CS有效时，该片选中，当W／R=1时，执行读操作；当W／R=0时，执行写操作。ROM芯片只有一个控制输入端——片选CS。要求画出此存储器组成结构图。（包括与CPU的连接）。
解：存储器地址空间分布如图所示 0000 ROM芯片容量为8K×8位，只需一片即满足设计要求。该芯片地址线共 ROM 14
14位（2=8K），即A13-A0,数据线8位，即D7-D0. (8K×8位) 1FFF RAM芯片容量为8K×8位，需3片才满足设计要求。该芯片地址线也是 2000
RAM (8K×8位) A13-A0,数据线8位：D7-D0. 存储器总容量为32K，CPU需提供15条地址线A15A14A13……A0，其中A13-A0 作为片内地址线，A15A14 通过2：4译码器产生4个片信号CS。
7FFF
存储器与CPU的连接图如图C20.4所示：
已知某机采用微程序控制方式，其控制存储器容量为512×48（位），微程序可在整个控制存储器中实现转移，可控制微程序转移条件共4个，微指令采用水平型格式，后继微指令地址采用断定方式，如图所示： 微命令字段 判别测试字段 下地址字段 ←操作控制→ ←—————— 顺序控制 ————————→
(1) 微指令中的三个字段分别应多少位？
(2) 画出对应这种微指令格式的微程序控制器逻辑框图。 解：（1）假设判别测试字段中每一位为一个判别标志，那么由于有4个转移条件， 故该字段为4位，（如采用字段译码只需3位），下地址字段为9位，因为控制容量为512单元，微命令字段是（ 48 – 4 - 9 ）= 35 位。
（2）对应上述微指令格式的微程序控制器逻辑框图B11.5所示：其中微地址寄存器对应下地址字段，P字段即为判别测试字段，控制字段即为微命令子段，后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器OP码，各状态条件以及判别测试字段所给的判别标志（某一位为1），其输出修改微地址寄存器的适当位数，从而实现微程序的分支转移。
SCSI标准接口有什么特点？
解：SCSI接口的特点有以下几方面：
①SCSI接口总线由八条数据线、一条奇偶校验线，9条控制线组成。
②总线时钟频率为5MHZ，其中异步传输率为2.5MB/S,同步传输数据传输率为5MB/S ③SCSI接口总线以菊花链的方式最多连接8台设备。 ④每台SCSI设备都有自己的唯一的设备号ID0—ID7 。 ⑤由于SCSI设备是智能设备，对SCSI总线以至主机屏蔽了实际外设的固有物理属性，各个SCSI设备之间可以用一套标准的命令来进行数据传送，也为设备的升级或系统的系列化提供了灵活的处理手段。
⑥各个设备之间是对等的关系，而不是从属。
SCSI接口的特点有以下几方面：
①SCSI接口总线由八条数据线、一条奇偶校验线，9条控制线组成。
②总线时钟频率为5MHZ，其中异步传输率为2.5MB/S,同步传输数据传输率为5MB/S ③SCSI接口总线以菊花链的方式最多连接8台设备。 ④每台SCSI设备都有自己的唯一的设备号ID0—ID7 。
⑤SCSI设备是指连接在SCSI总线上的智能设备即除主适配器HBA外，其他SCSI设备实际上是外设的适配器或控制器。 ⑥由于SCSI设备是智能设备，对SCSI总线以至主机屏蔽了实际外设的固有物理属性，各个SCSI设备之间可以用一套标准的命令来进行数据传送，也为设备的升级或系统的系列化提供了灵活的处理手段。
⑦各个设备之间是对等的关系，而不是从属。
在微程序控制计算机中，下一条要执行的微指令地址都有哪些可能的来源？各发生在什么场合？ 答：
1） 由指令操作码译码器产生后继微指令地址。用于根据指令码转入相应微软程序入口处。 2） 以增量方式产生后继指令地址。MPC+1作为后继微指令地址。 3） 由微指令的下址字段结合产生后继微地址。
4） 以增量和下址字段结合产生后继微地址。当顺序执行时，采用增量凡是；当微程序转移时，
由下址字段指出后继微指令地址。 5） 多路转移方式。根据硬件状态来决定后继微地址。属于这种状态的可以是根据运算结果所致
的标志位（N\\Z\\V\\C）计数器状态等。根据1种状态（0或1）来决定微地址可以有两种情况，
实现两路转移，根据2种状态来决定微地址可以有4种情况，实现4路转移 6） 由硬件设置微程序入口地址
当机器启动时，由硬件设置第一条要执行的微指令地址
当产生程序中断请求时，由硬件设置微中断程序的入口地址。
7）从微中断或微子程序返回的吓一条要执行的微指令地址。该地址一般保存在微返回寄存器μ RR或微堆栈中。
请解释局部性原理？
对大量典型程序运行情况的分析结果表明，在一个较短时间间隔内，访存地址（指令或数据）往往集中在逻辑地址空间很小的范围内，称为程序访问的局限性。 程序地址的分布本来就是连续的，再加上循环程序段和子程序段要重复执行多次，因此对程序地址的访问就自然地具有相对集中的倾向。素具分布的这种集中倾向不如指令明显，但对数组的存储和访问以及工作单元的选择都可以使存储器地址相对集中。这种对局部范围的存储器地址频繁访问，而对此范围以外的地址则访问甚少的现象就成为程序访问的局部性
时间局部性：如果一个存储单元被访问，那么这个存储单元很快会再次被访问。 空间局部性：如果一个存储单元被访问，那么这个存储单元机器临近的存储单元很快会被再次访问
由于程序访问的局部性，使得三级存储系统的工作很有效。 2、什么是虚拟存储器？
答：操作系统的形成和发展有可能让程序员摆脱主存和辅存之间数据调度问题的困扰，在“辅助硬件”的配合下，通过软件和硬件的结合，把主存和辅存统一成了一个整体，在系统中，应用程序员可用机器指令地址码对整个程序统一编址，如同程序员具有对应这个地址码宽度的全部空间一样。该空间可以比主存实际空间大得多，以致可以存得下整个程序。这种指令地址码称为虚拟地址或逻辑地址，其对应的存储容量称为虚存容量或续存空间；而把实际主存的地址称为物理地址、实（存）地址，其对应的存储容量称为主存容量、实存容量或实（主）存空间。 当用虚拟地址访问主存时，机器自动地把它经硬件或辅助软硬件变换成主存实地址。查看这个地址所对应的单元内容是否已经装入主存，如果在主存就进行访问，如果不在主存内就经辅助软件、硬件把它所在的那块程序和数据由辅存调入主存，而后进行访问，这些操作都不必由程序员来安排，也就是说，对应用程序员是透明的。 上述的系统即是虚拟存储器。
主存—辅存层次信息传送单位和存储管理方式
主存—辅存层次的基本信息传送单位由操作系统的存储管理采用的方案决定，有段式、页式和段页式三种。
把主存按段分配的存储器管理方式称为段式管理，段是利用程序的模块化性质，按照程序的逻辑结构划分成的多个相对独立部分，例如，过程、子程序、数据表、阵列等。段作为独立的逻辑单位可以被其他程序段调用。段式管理系统的优点是段的分界与程序的自然分界相对应；段的逻辑独立性使它易于编译、管理、修改和保护，也便于多道程序共享，但是段的长度各不相同，段的起点和终点不定，给主存空间分配带来麻烦，而且容易在段间留下许多空余的零碎存储空间不好利用，造成浪费。
页式管理系统的基本信息传送单位是定长的页。主存的物理空间也被划分为等长的固定区域，称为页面。页面的起点和终地址是固定的，给造页表带来了方便。新页调入主存页也很容易掌握，
只要有空白页面就可容纳。唯一造成浪费的是程序最后一页的零头（不能利用的页内空间），它比段式管理系统的段外空间浪费的要小得多。 由于页不是逻辑上独立的实体，所以处理、保护和共享都不及段式方便。
段页式存储管理系统采用的是将段和页结合起来的管理系统，程按模块分段，段内再分页，主存和辅存之间的基本信息传送单位仍是页面。
相联存储器不按地址访问存储器，而按所存数据字的全部内容或部分内容进行查找(或检索) 弗林根据指令流和数据流数量对计算机系统
进行分类的方法是单指令流单数据流(SISD)计算机系统、单指令流多数据流 (SIMD)计算机系统（通常由一个指令控制部件、多个处理器和多个存储器组成。各处理器和各存储器之间通过互联网络进行通信。）多指令流单数据流 (MISD) 计算机系统。多指令流多数据流 (MIMD) 计算机系统。（
典型的 MIMD 计算机系统由多台处理器(包括指令控制部件和处理器)和多个存储器组成，并有一个互联网络实现各处理器和各存储器之间的通信。每台处理器执行各自的指令，存取各自的数据(各不相同)。）
提高计算机系统的运算速度的方法可归纳为两种：
(1) 改进器件工艺，减少芯片线宽，提高集成度与工作频率。 (2) 改进计算机系统结构，并使各部件之间的速度匹配。
针对单机系统改进系统结构的方法有：
(1) 采用多个通用寄存器来暂存运算的中间结果，以减少访问存储器次数。 (2) 采用多体交叉存储器和cache，以协调CPU和存储器之间的速度匹配。 (3) CPU 和输入输出设备并行工作，以减少 CPU 等待和空闲时间。 (4) 操作重叠的流水线工作方式。
一个较完善的指令系统应包括哪几类？
答：包括：数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、输入输出指令、堆栈指令、字符串指令、特权指令等。 什么是闪速存储器？它有哪些特点？
答：闪速存储器是高密度、非易失性的读/写半导体存储器。从原理上看，它属于ROM型存储器，但是它又可随机改写信息；从功能上看，它又相当于RAM，所以传统ROM与RAM的定义和划分已失去意义。因而它是一种全新的存储器技术。
闪速存储器的特点：（1）固有的非易失性 （2）廉价的高密度 （3）可直接执行 （4）固态性能 CPU响应中断应具备哪些条件？
（1） 在CPU内部设置的中断屏蔽触发器必须是开放的。
（2） 外设有中断请求时，中断请求触发器必须处于“1”状态，保持中断请求信号。 （3） 外设（接口）中断允许触发器必须为“1”，这样才能把外设中断请求送至CPU。 （4） 当上述三个条件具备时，CPU在现行指令结束的最后一个状态周期响应中断。
中断接口中有哪些标志触发器？功能是什么？ 解：中断接口中有四个标志触发器：
（1）准备就绪的标志（RD）：一旦设备做好一次数据的接受或发送，便发出一个设备
动作完毕信号，使RD标志置“1”。在中断方式中，该标志用作为中断源触发器，简称中断触发器。 （2）允许中断触发器（EI）：可以用程序指令来置位。EI为“1”时，某设备可以向
CPU发出中断请求；EI为“0”时，不能向CPU发出中断请求，这意味着某中断源的中断请求被禁止。设置EI标志的目的，就是通过软件来控制是否允许某设备发出中断请求。 （3）中断请求触发器（IR）：它暂存中断请求线上由设备发出的中断请求信号。当
IR标志为“1”时，表示设备发出了中断请求。 （4）中断屏蔽触发器（IM）：是CPU是否受理中断或批准中断的标志。IM标志为“0”
时，CPU可以受理外界的中断请求，反之，IM标志为“1”时，CPU不受理外界的中断。
6、CPU结构如图所示，其中一个累加寄存器AC，一个状态条件寄存器和其它四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。
标明图中四个寄存器的名称。
简述指令从主存取到控制器的数据通路。
简述数据在运算器和主存之间进行存/取访问的数据通路。
6. 解：（1）a为数据缓冲寄存器DR，b为指令寄存器IR，c为主存地址寄存器AR，
d为程序计数器PC
（2）PC→AR→主存→缓冲寄存器DR → 指令寄存器IR → 操作控制器 （3）存储器读：M → DR → ALU → AC 存储器写：AC → DR → M
1． 已知x和y,用变形补码计算x+y、x-y，同时指出结果是否溢出。
（1）x=0.11011 y=0.00011 (2) x=0.11011 y=-0.10101 1. 解：（1）
[x]补 = 00.11011 [x]补 = 00.11011
+ [y]补 = 00.00011 + [-y]补 = 11.11101 [x+y]补 = 00.11110 [x-y]补 = 00.11000 所以，x+y=0.11110 所以，x-y=0.11000 （2）[x]补 = 00.11011 [x]补 = 00.11011 + [y]补 = 11.01011 + [-y]补 = 00.10101
[x+y]补 = 00.00110 [x-y]补 = 01.10000
所以，x+y=0.00110 两符号位不同，故产生溢出。
2．CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns,主存存取周期为250ns,求cache/主存系统的效率和平均访问时间。
2. 解：h=Nc/(Nc+Nm)=1900/(1900+100)=0.95
r=tm/tc=250ns/50ns=5
e=1/(r+(1-r)h)=1/(5+(1-5)× 0.95)=83.3% ta=tc/e=50ns/0.833=60ns
1． 设存储器容量为32字，字长64位，模块数m=4，请分别画出顺序方式和交叉方式组织
的存储器结构示意图。
1. 解：(1)内存地址 4 3 2 1 0 模块 字 M0 M1 M2 M3 0 8 16 24 1 9 17 25 2 10 18 26 3 11 19 27 4 12 20 28 5 13 21 29 6 14 22 30 7 15 23 31 数据总线（64位） （a） 顺序存储器 图C12.1
(2)内存地址 4 3 2 1 0 字 模块 M0 M1 M2 M3 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 数据总线（64位） （b） 交叉存储器
1、 程序访问的局部性
程序访问的局部性包括了时间上和空间上的两个局部性。时间上的局部性指的是最近的将来要用到的信息很可能就是现在正在使用的信息，（这是因为程序存在着循环）。空间上的局部性指的是最近的将来要用到的信息很可能与现在正在使用的信息在程序位置上是邻近的，（这是因为指令通常是顺序存放、顺序执行的，数据也通常是以向量、阵列、树、表等形式簇聚地存放在一起。统计表明，程序执行时，90%的时间只访问整个程序的10%那一部分，而其余10%的时间才访问90%的那部分程序。甚至于有的程序部分访问时间连1%都不到。这为设计指令系统提供了重要的依据，即指令硬件的设计应尽量加速高频指令的执行。）
1．计算机系统结构主要指程序设计者所看到的计算机属性，即概念性，结构，功能性。 2．解决软件可移植的办法有统一高级语言 模拟 仿真和 系列机。
3．提高计算机系统并行性的主要技术途径有时间重叠、资源重复，资源共享。 4．计算机中的两种信息流是控制流（指令流）和数据流，计算机系统按流分类可分为 SISD SIMD MISD 和 MIMD
5. 逻辑地址是指程序员编程用的地址，程序在主存中的实际地址称为主存物理地址。
2、假设在某个计算机系统中Cache容量为64K字节，数据块大小是16个字节，主存容量是4M，地址映象为直接相联方式。
（1）主存地址多少位？如何分配？（5分）
（2）Cache地址多少位？如何分配？（5分） （3）目录表的格式和容量？（5分） 解：
（1）2 =4M ，所以主存地址有22位，0—21 ，区数= 4M / 64k = 2，区号6位，在高位16—21位，数据块大小是16个字节，在区内块数为：64K / 16 = 2 ，所以区内块号有12位，4—15位，块内地址有4位，0—3 位。 主存地址格式： （5分）
21 16 15 4 3 0 区号 区内块号 块内地址
缓存地址格式： （5分）
15 4 3 0 块号
目录表的格式： （5分）
6 1 0 主存区号 12
12
22
6
块内地址 有效位 容量：应与缓存块数量相同即2=4096
3、（10分）假设一台模型计算机共有7种不同的操作码，如果采用固定长操作码需要3位。已知各种操作码在程序中出现的概率如下表。 （1）计算采用Huffman编码法的操作码平均长度。 （2）若采用2-4等长扩展编码法，求操作码平均长度 （1）
0.45 0.30 0.15 0.05 0.03 0.01 0.01 指令序号 I1 I2 I3 I4 I5 I6 I7 出现的概率 0.45 0.30 0.15 0.05 0.03 0.01 0.01 0 1 0.02 0 1 0.05 0 1
指令序号 出现的概率 Huffman编码法 操作码长度 0.45 0 1位 I1 0.30 1 0 2位 I2 I3 I4 I5 I6 I7 0.15 0.05 0.03 0.01 0.01 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 3位 4位 5位 6位 6位 采用Huffman编码法的操作码平均长度为： ＝0.45×1＋0.30×2＋0.15×3＋ 0.05×4＋0.03×5＋0.01×6＋0.01×6 ＝1.97（位） （5分）
（2） 频度由高到低的扩展Huffman编码为：00，01，10，1100，1101，1110，1111，采用2-4等长扩展Huffman编码平均长度为：
＝(0.45＋0.30＋0.15)×2＋(0.05＋0.03＋0.01＋0.01)×4 ＝2.20 （5分）
2、（10分）设某用户虚存共有8页, 主存有4页, 每页大小为1KB. 试根据页表计算出虚地址1023和6800的主存实地址。 虚页号 实页号 装入位 0 3 1 1 1 1 2 2 0 3 3 0 4 2 1 5 1 0 6 0 1 7 0 0
虚页号＝虚地址％1024
每页首地址=页号×每页大小
虚地址1023，虚页号为0，页内位移为1023；根据虚页号查页表得知实页 号为3，且装入位为1。主存实地址=3072+1023=4095 （5分） 虚地址6800，虚页号为6，页内位移为656；根据虚页号查页表得知实页 号为0，且装入位为1。主存实地址=0+656=656 （5分） 第0页 第1页 第2页 第3页 第4页 第5页 第6页 第7页
0—1023 1024—2047 2048—3071 3072—4095 4096—5119 5120—6143 6144—7167 7168--8191
一、假设机器字长16位，主存容量为128K字节，指令字长度为16位或32位，共有128条指令，设计计算机指令格式，要求有直接、立即数、相对、基值、间接、变址六种寻址方式。 解：由已知条件，机器字长16位，主存容量128KB / 16= 64K字，因此MAR = 16位，共128条指令，故OP字段占7位。采用单字长和双字长两种指令格式，其中单字长指令用于算术逻辑和I / O类指令，双字长用于访问主存的指令。
15 9 5 4 3 2 1 0 OP R1 R2
15 9 8 6 5 3 2 0 OP X R2
D
寻址方式由寻址模式X定义如下： X = 000 直接寻址 E = D（64K） X = 001 立即数 D = 操作数
X = 010 相对寻址 E = PC + D PC = 16位 X = 011 基值寻址 E = Rb + D ，Rb =16 位 X = 100 间接寻址 E = （D）
X = 101 变址寻址 E = RX + D ，RX = 10位
二、设[X]补 = X0.X1X2…Xn，求证： [X/2]补 = X0.X0X1X2…Xn 。
证明：
-i
因为 X = -X0 + Xi2
-I-i
所以 X/2 = -X0/2 + 1/2 Xi2 = -X0 + X0/2 + 1/2 Xi2
= -X0 + Xi2由于X/2= -X0 + Xi2
-（i+1）
-（i+1）
根据补码与真值的关系便有：[X/2]补 = X0.X0X1X2…Xn
1. 什么是闪速存储器？它有哪些特点？
1. 解：闪速存储器是高密度、 非易失性的读/写半导体存储器。从原理上看，它属于ROM型存储器，但是它又可随机改写信息；从功能上看，它又相当于RAM，所以传统ROM与RAM的定义和划分已失去意义。因而它是一种全新的存储器技术。 闪速存储器的特点：（1）固有的非易失性，（2）廉价的高密度，（3）可直接执行，（4）固态性能。 2. 说明总线结构对计算机系统性能的影响。 2. （1）最大存储容量
单总线系统中，最大内存容量必须小于由计算机字长所决定的可能的地址总 线。
双总线系统中，存储容量不会受到外围设备数量的影响 （2）指令系统
双总线系统，必须有专门的I/O指令系统 单总线系统，访问内存和I/O使用相同指令 （3）吞吐量
总线数量越多，吞吐能力越大 4. CPU中，指令寄存器（IR）、程序计数器（PC）、状态条件寄存器（PSW）分别用来保存什么内容？
解：
指令寄存器（IR）用来保存当前正在执行的一条指令。
程序计数器（PC）通常又称为指令计数器。在程序开始执行前，PC的内容即是从内存提取的第一条指令的地址。当执行指令时，CPU将自动修改PC的内容，以便使其保持的总是将要执行的下一条指令的地址。
状态条件寄存器（PSW）保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容，这些标志位通常分别由 1位触发器保存。状态条件寄存器还保存中断和系统工作状态等信息。因此，状态条件寄存器是一个由各种状态条件标志拼凑而成的寄存器。
5. 请简述CPU对存储器进行读/写操作的过程。参考教材 解：
首先由地址总线给出地址信号，然后要发出读操作或写操作的控制信号，…….最后在数据总线上进行信息交流,……..。
3. 什么是CISC？CISC指令系统的特点是什么？ 3. CISC是复杂指令系统计算机的英文缩写。其特点是：
（1） 指令系统复杂庞大，指令数目一般多达2、3百条。 （2） 寻址方式多 （3） 指令格式多 （4） 指令字长不固定 （5） 可访存指令不加限制
（6） 各种指令使用频率相差很大 （7） 各种指令执行时间相差很大 （8） 大多数采用微程序控制器
4. 指令和数据均存放在内存中，CPU如何从时间和空间上区分它们是指令还是数据？ 4. 从时间上讲,取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。从空间上讲，从内存读出指令流流向控制器（指令寄存器）。从内存读出数据流流向运算器（通用寄存器）。
三．已知ｘ＝2010×0.11011011，ｙ＝2100×(-0.10101100)，请按浮点运算方法完成ｘ＋ｙ运算，要
求给出具体过程。假设阶码3位，尾数8位，阶码采用双符号位补码表示, 尾数采用单符号位补码表示，舍入处理采用0舍1入法。（7分） 【解】：
[ｘ]浮＝00 010, 0.11011011 [ｙ]浮＝00 100, 1.01010100
（1） △E＝-2，使Mｘ右移2位，Eｘ加2,
∴[ｘ]浮＝00 100, 0.00110110(11) （2）
0. 0 0 1 1 0 1 1 0 (1 1) ＋ 1. 0 1 0 1 0 1 0 0
1. 1 0 0 0 1 0 1 0 (1 1)
∴ｘ+ｙ＝00 100, 1.10001010(11)
（3） 左规
ｘ+ｙ＝00 011, 1.00010101(10)
（4） 舍入
采用0舍1入法处理，则有 1. 0 0 0 1 0 1 0 1 ＋ 1 1. 0 0 0 1 0 1 1 0
∴ｘ+ｙ＝00 011, 1.00010110
（5） 阶码符号位为00，不溢出
011
∴ｘ＋ｙ＝(00 011, 1.00010110)补＝(00 011, 1.11101010)原＝2×(-0.11101010)
1、什么是寻址技术？寻址技术研究的主要内容和主要对象是什么？ 解：
寻址技术是指寻找数据及其它信息的地址的技术，它是软件与硬件的一个主要分界面。寻址技术要研究的主要内容包括编址方式、寻址方式和定位方式等。寻址技术研究的对象主要有寄存器、主存储器、堆栈和输入输出设备等，其中以面向主存储器的寻址技术为主要研究对象。
1、一种短浮点数的字长共16位（二进制），从高位到低位分别是：符号1位，阶码7位（包括符号位），尾数8位。尾数用原码、小数表示，阶码用移码、整数表示。尾数和阶码的基值都是2。有如下两个浮点数：A＝1.0001x22和B＝-0.11001x2-1。
(1)把这两个数分别表示成规格化浮点数形式。
(2)按照浮点数加法运算规则，计算这两个浮点数的和。
解：(1)浮点数A的规格化形式：0 1000011 10001000 浮点数B的规格化形式：1 0111111 11001000
(2)对阶，浮点数B的尾数右移4位，阶码加4，最右边一位是警戒位： 1 1000011 11110011 1
尾数加：
规格化，尾数左移1位，阶码减1，两个浮点数之和的规格化形式为：
0 1000010 11110111
2、一台实验计算机共有5种指令、8个通用数据寄存器，这5种指令的使用频度分别为35％、25％、20％、10％、10％。
(1)要求操作码的平均长度最短，请设计操作码编码，并计算所设计操作码的实际平均长度。
(2)要求设计8位字长的两地址寄存器-寄存器型指令3种，16位字长的寄存器-存储器型指令两种，其中，存储器地址采用直接寻址方式。请设计指令格式，给出5种指令的操作码编码、各个字段的长度和名称。 答;
(1)采用Huffma编码法 操作码平均长度： H＝(0.35＋0.25＋0.20)×2＋(0.10＋0.10)×3＝2.20
指令序号 1 2 3 4 5 指令使用频度 0.35 0.25 0.20 0.10 0.10 操作码编码 00 01 10 110 111 (2) 5种指令的格式、操作码编码、各字段的长度和名称
R-R型指令1 R-R型指令2 R-R型指令3 R-M型指令1 R-M型指令1 操作码（2位） 00 01 10 操作码（3位） 110 111 目的寄存器（3位） Rd Rd Rd 寄存器（3位） R R 源寄存器（3位） Rs Rs Rs 主存地址（10位） A A
——————————————————— 1．计算机体系结构、计算机组成、计算机实现三个术语的物理概念是什么？彼此间有什么关系？ 解：
计算机体系结构：机器语言程序员所看到的传统机器级所具有的属性，其实质是确定计算机系统中软硬件的界面。
计算机组成：计算机体系结构的逻辑实现，包括物理机器级内的数据流和控制流的组成以及逻辑设计等。
计算机实现：计算机组成的物理实现，着眼于器件技术和微组装技术。 具有相同计算机体系结构的计算机，可以采用不同的计算机组成。 一种计算机组成可以采用多种不同的计算机实现。 2. 请简述存储器扩展的3种方法。
解：
存储器芯片的容量是有限的，需要在字向和位向两方面进行扩充才能满足实际存储器的容量要求。通常采用位扩展法、字扩展法、字位同时扩展法。
位扩展法：只加大字长，而存储器的字数与存储器芯片字数一致，对片子没有选片要求。 字扩展法：仅在字向扩充，而位数不变，由片选信号来区分各片地址。 字位同时扩展法：在字向和位向同时进行扩展。
3. 指令和数据均存放在内存中，CPU如何从时间和空间上区分它们是指令还是数据？ 解：
从时间上讲,取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。从空间上讲，从内存读出指令流流向控制器（指令寄存器）。从内存读出数据流流向运算器（通用寄存器）。
———————————期中
1. 目前我们所说的个人台式商用机属于______。1. D
A.巨型机 B.中型机 C.小型机 D.微型机
2. （2000）10化成十六进制数是______。2.B
A．（7CD）16 B.（7D0）16 C.（7E0）16 D.（7F0）16 3．下列数中最大的数是______。3.A
A．（10011001）2 B.（227）8 C.（98）16 D.（152）10 4. ______表示法主要用于表示浮点数中的阶码。4.D A. 原码 B. 补码 C. 反码 D. 移码
5. EPROM是指______。5.D
A. 读写存储器 B. 只读存储器
C. 可编程的只读存储器 D. 光擦除可编程的只读存储器
6. 某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为______。6.D A.64，16 B.16，64 C.64，8 D.16，16 。
7. 在CPU中，跟踪指令后继地址的寄存器是______。7.B
A.主存地址寄存器 B.程序计数器 C.指令寄存器 D.状态条件寄存器
8. 一条机器指令是由若干条微指令组成的序列来实现的，而机器指令的总和便可实现整个______ 。8.C A. 微操作 B. 微指令 C.指令系统 9. 具有相同______的计算机，可以采用不同的______。
D. 微程序
A计算机组成、计算机体系结构 B计算机组织、计算9.C机体系结构 C计算机体系结构、计算机组成 D计算机实现、计算机组成
10. 在______运算中，为了判断溢出是否发生，可采用双符号位检测法。不论溢出与否,其______符号位始终指示正确的符号。10.A
C 补码运算的十进制加法器 D 补码运算的二进制加法器
二、填空题（本大题共4小题，10个空，每空1分，共10分。）
1．RISC的中文含义是A.______。
2. 条件转移、无条件转移、转子程序、返主程序、中断返回指令都属于A.______类指令，这类指令在指令格式中所表示的地址不是B.______的地址，而是C.______的地址。
3．计算机软件一般分为两大类：一类叫A.______,另一类叫B.______。操作系统属于 C.______ 类。
4．存储器和CPU连接时，要完成A.______的连接；B.______的连接和C.______的连接，方能正常工作。
1．A.精简指令系统计算机
2. A.程序控制类 B.操作数 C.下一条指令 3．A.系统软件 B.应用软件 C.系统软件 4．A.地址线 B.数据线 C.控制线
—————————————————————————
(1101.0101)2=(1·23+1·22+0·21+1·20+0·2-1+1·2-2+ 0·2-3+1·2-4)10=(8+4+0+1+0+0.25+0+0.0625)10 =(13.312 5)10 (15.24)8=(1·81+5·80+2·8-1+4·8-2)10 =(8+5+0.25+0.0625)10=(13.312 5)10 (105)10=(1101001)2
• 例3.15 设X=0.1010,Y=-0.0101,X为正，Y为负： ［X+Y］补=［0.1010+(-0.0101)］补=0.0101 ［X］补+［Y］补=0.1010+［-0.0101］补=0.1010+(2-0.0101)=2+0.0101=0.0101 mod 2 即［X+Y］补=［X］补+［Y］补=0.0101
• 例3.16 设X=-0.1010,Y=0.0101,X为负，Y为正： ［X+Y］补=［-0.1010+0.0101］补=［-0.0101］补=1.1011
［X］补+［Y］补=［-0.1010］补+［0.0101］补=1.0110+0.0101=1.1011 即［X+Y］补=［X］补+［Y］补=1.1011
• 例3.21 X=0.1011, Y=-0.0100，则有： ［X］反=0.1011， ［Y］反=1.1011 ［X+Y］反=［X］反+［Y］反=［0.1011+1.1011］反 =［10.0110］
• 其中，最高位1丢掉，并要在最低位加1。所以 得［X+Y］反=0.0111 mod(2-2-4)。
• 例3.22 X=0.1011, Y=-0.1100,则有： ［X］反=0.1011,［Y］反=1.0011 ［X+Y］反=［0.1011+1.0011］反=1.1110(其真值为-0.0001) 正数的原码、反码、补码都相同，即在其真值前面加符号位(0)；
当符号相同的两数相加时，如果结果的符号与加数(或被加数)不相同，则为溢出。
当任意符号两数相加时，如果C=Cf,运算结果正确，其中C为数值最高位的进位，Cf为符号位
的进位。如果C≠Cf，则为溢出，所以溢出条件=C Cf。
采用双符号位fS1fS2。正数的双符号位为00，负数的双符号位为11。符号位参与运算，当结果
fS2，或者溢出条件的两个符号位fS1和fS2不相同时，为溢出。所以溢出条件=fS1
=fS1fS2+fS1fS2。
两个原码数相乘，其乘积的符号为相乘两数符号的异或值，数值则为两数绝对值之积。
*
• 加减交替法是对恢复余数法的一种修正，当某次求得的差值为负时，不是恢复它，而是
继续求下一位商，但用加上除数(+Y)取代-Y操作，其它操作不变。其原理如下：
在恢复余数法中，若第i-1次求商的余数为Ri-1 ，下一次求商的余数为Ri ，则： Ri=2Ri-1-Y
如果Ri<0 ，商的第i位上0 ，并执行恢复余数(+Y)的操作后将余数左移一位，再减Y ，得Ri+1。即：
Ri+1=2(Ri+Y)-Y=2Ri+2Y-Y=2Ri+Y 证毕。
加减交替法的规则如下：
• 当余数为正时，商上1，求下一位商的办法，是余数左移一位，再减去除数；当余数为
负时，商上0，求下一位商的办法，是余数左移一位，再加上除数。此方法不用恢复余数，所以又叫不恢复余数法。但若最后一次上商为0，而又需得到正确余数，则在这最后一次仍需恢复余数。
“取”数操作：
1、为了从存储器中取一个信息字，CPU必须指定存储器字地址，并进行“读”操作。 CPU需要把信息字的地址送到AR，经地址总线送往主存储器。 2、同时，CPU应用控制线(read)发一个“读”请求。
3、此后，CPU等待从主存储器发来的回答信号，通知CPU“读”操作完成。
主存储器通过ready线做出回答，若ready信号为“1”，说明存储字的内容已经读出，并放在数据总线上，送入DR。这时，“取”数操作完成。
写数操作：
为了“存”一个字到主存，
1、CPU先将信息字在主存中的地址经AR送地址总线，并将信息字送DR。 2、同时，发出“写”命令。
3、此后，CPU等待写操作完成信号。主存储器从数据总线接收到信息字并按地址总线指定的地址存储，然后经ready控制线发回存储器操作完成信号。这时，“存”数操作完成。
M×N的含义（M是单元数，N是一单元的二进制位数，地址长度由M决定，一次读、写位数由N决定，16K×1也可变成8K×2或4K×4等，16K=1024×16=16384
实际存储器往往需要字向和位向同时扩充。若存储器的容量为M×N，使用 L×K位存储器芯片，则所需要的芯片数量为：(M/L)*(N/K)。
用16K×8位的存储器芯片构成64K×8位的存储器。
16K×8位的芯片，可以满足64K×8位的存储器数据位的要求，但不满足单元数的要求。需要4片16K×8位的芯片采用字扩充方式来构成存储器。
64K×8位的存储器需要16位地址线A15～A0，而16K×8位的芯片的片内地址线为14根，所以用16位地址线中的低14位A13～A0进行片内寻址，高两位地址A15、A14用于选择芯片，即选片寻址。
设存储器从0000H开始连续编址，则四块芯片的地址分配： 第一片地址范围为：0000H～3FFFH 第二片地址范围为：4000H～7FFFH 第三片地址范围为：8000H～BFFFH 第四片地址范围为：C000H～FFFFH A15A14 A13A12………A2A1A0 00 00000000000000 00 11111111111111 01 00000000000000 01 11111111111111 10 00000000000000 10 11111111111111 11 00000000000000 11 11111111111111 片选地址片内地址
0000H～3FFFH 第一片 4000H～7FFFH 第二片 8000H～BFFFH 第三片 C000H～FFFFH 第四片
因篇幅问题不能全部显示，请点此查看更多更全内容