ADC综述

ADC分类

模数转换包括采样、保持、量化和编码四个过程。目前，世界上有多种类型的ADC，有传统的积分型、逐次逼近型、并行ADC，也有近年来新发展起来的流水线型、折叠型和Sigma-Delta型ADC，多种类型的ADC各有其优缺点并能满足不同的具体应用要求。

积分型ADC采样原理

积分型模数转换器称双斜率或多斜率数据转换器，是应用最为广泛的转换器类型。典型的是双斜率转换器，我们就以其为例说明积分型模数转换器的工作原理，如图1所示

图1积分模数转换器的结构框图

双斜率转换器由1个带有输入切换开关的模拟积分器、1个比较器和1个计数单元构成。积分器对输入电压在固定的时间间隔内积分，该时间间隔通常对应于内部计数单元的最大的数。时间到达后将计数器复位并将积分器输入连接到反板性(负)参考电压。在这个反极

性信号作用下，积分器被“反向积分”直到输出回到零，并使计数器终止，积分器复位。

积分型模数转换器的采样速度和带宽都非常低，但它们的精度可以做得很高，并且抑制高频噪声和固定的低频干扰(如50Hz或60Hz)，使其对于嘈杂的工业环境以及不要求高转换速率的应用很有用(如热电偶输出的量化)。因此积分型模数转换技术在低速、高精度测量领域有着广泛的应用，特别是在数字仪表领域。其优点是：分辨率高(可达22bits)，功耗低，成本低。缺点是：转换速率低，转换精度为12bits时，它的转换速度为100～300sps。

逐次逼近（SAR）型ADC采样原理

逐次逼近型ADC是应用非常广泛的模／数转换方法，它按照二分搜索法的原理，类似于天平称物的一种模数转换过程。也就是将需要进行转换的模拟信号与已知的不同的参考电压进行多次比较，使转换后的数字量在数值上逐次逼近输入模拟量的对应值。

逐次逼近型ADC由比较器、D／A转换器、比较寄存器SAR、时钟发生器以及控制逻辑电路组成，将采样输入信号与已知电压不断进行比较，然后转换成二进制数。其原理如图2所示，首先将DAC的最高有效位MSB保存到SAR，接着将该值对应的电压与输入电压进行比较。比较器输出被反馈到DAC，并在一次比较前对其进行修正。在逻辑控制电路和时钟驱动下，SAR不断进行比较和移位操作，直到完成LSB的转换，此时所产生的DAC输出逼近输入电压的士I／2LSB。当每一位都确定后，转换结果被锁存到SAR并作为ADC输出。

图2逐次逼近模数转换器的结构框图

逐次逼近型转换方式的特点是：转换速度较高，可以达到IMsps；在低于12bits分辨率的情况下，电路实现上较其他转换方式成本低。但这种转换方式需要数模转换电路，由于高精度的数模转换电路需要较高的电阻或电容匹配网络，故精度不会很高。

并行模数转换器

并行ADC是现今速度最快的模／数转换器，采样速率在1Gsps以上，通常称为“闪烁式”ADC。并行转换是一种直接的模数转换方式。它大大减少了转换过程的中间步骤，每一位数字代码几乎在同一时刻得到。

并行ADC由电阻分压器、比较器、缓冲器及编码器四部分组成。这种结构的ADC所有位的转换同时完成，其转换时间主要取决于比较器的开关速度、编码器的传输时间延迟等。增加输出代码对转换时间的影响较小，但随着分辨率的提高，需要高密度的模拟设计以实现转换所必需的数量很大的精密分压电阻和比较器电路。输出数字增加一位，精密电阻数量就要增加一倍，比较器也近似增加一倍。精度越高，比较器的数目越多，制造越困难。如图3所示。

图3并行模数转换器的结构框图

并行ADC的分辨率受管芯尺寸、过大的输入电容、大量比较器所产生的功率消耗等限制。并联比较器如果精度不匹配，还会造成静态误差，比如会使输入失调电压增大。同时，这一类型的ADC由于存在比较器的亚稳态、编码气泡，还会产生离散的、不精确的输出，即所谓的“火花码”。这类ADC的优点是模／数转换速度最高，缺点是分辨率不高，功耗大，成本高。

开关电容等效电阻：利用图4所示的电荷转移概念,可以十分清楚地了解开关电容充当电阻的基本概念。如果电容从V1切换至V2,则将发生瞬时电荷转移,ΔQ=C(V1-V2),电荷流入或流出V2。其中包含的假设条件是C没有串联电阻,而且V1和V2为理想电压源。如果该开关以某一时钟频率fs(周期为T)来回开合,则V1与V2之间将有一个平均电流i流过,i=ΔQ/T=CAV/T。提供同样大小平均电流的等效电阻“R”为:

“R”=ΔV/i=T/C=l/(Cfs)

图4 开关电容“电阻”

图5 单极点无源RC滤波器及其等效的开关电容滤波器

利用这种等效的开关电容电阻,可以实现许多传统的无源和有源滤波器配置。图5显示了一个单极点无源RC滤波器及其等效的开关电容滤波器。RC滤波器的-3dB频率为

1/(2πR1C1)。对于开关电容滤波器,有

f3dB=fsC1/(2πC2)

请注意,对于开关电容滤波器,带宽取决于采样速率和电容值之比。为使时间采样和电荷共享的影响最小,必须做出一个重要假设,即fs>>f3dB(通常要求50到100倍)。因此,当使用开关电容滤波器概念时,临界频率由电容比和采样时钟频率决定,二者均可以非常精确且无漂移。

采用开关电容滤波器进行音频和语音滤波,可以大大减小无源器件的物理尺寸。构建音频滤波器时,若要使用合理大小的单芯片电容(约10pF),则要求电阻在10MΩ 数量级。以100kHz速率切换一个1pF电容可以轻松实现该电阻值,所需硅面积约为0.01mm2。如果使用多晶硅或扩散技术来实现10MΩ电阻,则所需面积至少要大100倍。

流水线模数转换器

流水线模数转换器是对并行转换器进行改进而设计出的一种转换方式。它在一定程度上既具有并行转换高速的特点，又克服了制造困难的问题。它能够提供高速、高分辨率的模数转换，并且具有令人满意的低功率消耗和很小的芯片尺寸(意味着低价格)。经过合理的设计，还可以提供优异的动态特性。

这种结构的模数转换器采用多个低精度的并行模数转换器采样信号，并进行分级量化，然后将各级的量化结果组合起来，构成一个高精度的量化输出。每一级由采样／保持电路(Tm)、低分辨率模数转换器和数模转换器以及求和电路构成，求和电路还包括可提供增益的级间放大器。以8位的两级流水线型为例，其结构如图6所示，它的转换过程首先是进行

第一级高4位的并行转换，得到高4位信号；然后把输入的模拟信号与第一级转换后数字信号所表示的模拟量相减，得到的差值送入第二级并行转换器，得到低4位信号。除了两级的流水线型转换方式外，还有三级、四级甚至更多级的转换器。

图6 流水线模数转换器的结构框图

流水线ADC不仅简化了电路设计，还具有如下优点：精度较高，可达16bits左右；转换速度较快，16bits的流水线ADC速度可达5Msps；分辨率相同的情况下，电路规模及功耗大大降低。但流水线型转换方式是以牺牲速度来换取高精度的，另外还存在转换出错的可能。即第一级剩余信号的范围不满足第二级并行ADC量程的要求时，会产生线性失真或失码现象，需要额外的电路进行调整。

折叠式模数转换器

由流水线型转换方式可知，通过对输入信号的预处理，使转换器精度提高的同时，可大幅度降低元件的数目。流水线型处理的方式是分步转换，其高位和低位数据分步得到，使转换速度受到影响。折叠插值型转换方式克服了流水线型分步转换所带来的速度下降，它通过预处理电路，同时得到高位和低位数据，但使用的元件数目却大大减少。

折叠插值型转换方式信号预处理的方法是折叠。折叠就是把输入较大的信号映射到某

一个较小的区域内，并将其转换成数字信号，这个数据为整个数字量的低位数据。然后再找出输入信号被映射的区间，该区间也以数字量表示，这个数据为整个数字量的高位数据。高位和低位数据经过处理，得到最后的数字信号。图7就是一个8bits的折叠型转换方式的信号处理示意图。它将输入信号折叠成8个区间，用3位数字表示这8个区间。然后再将折叠后的信号转换成5位数字量。实际的折叠电路是由多个差分对构成的，并不能形成如图7所示的三角形折叠波，一般在最大值及最小值处较圆滑，造成较大的非线性误差，这可通过采用多个折叠电路的办法进行改进。如果数字量低位部分有5位，采用32个折叠电路，通过调节各个折叠电路的基准电压，使每个折叠区间产生32个过零点，然后把这32路折叠后的信号送入比较器，再经过编码，产生低位数据。但是32路折叠电路的电路规模较大，体现不出它的优势，所以通过插值的方法来产生相同的效果。仍以低位为5位量化为例，只采用4个折叠电路，那么每个折叠区间会有4个折叠波。再利用8个电阻分压产生的基准电压，调节这4个折叠电路，就可以得到另外的7组折叠波，同样可以产生32路折叠波。

图7信号的折叠示意图

图8就是折叠插值转换方式的原理图。折叠插值转换方式的特点是：数据的两次量化是同时进行的，具有全并行转换的特点，速度较快；电路规模及功耗不大，如这里的8bits转换器只需40个比较器。折叠插值方式存在的问题是信号频率过高时，有所谓“气泡”现象产生，需要额外的处理电路；当位数超过8bits时，如要保持较少的比较器数耳，折叠插值变得十分麻烦，所以一般只用于8bits以下的转换器当中。

图8折叠式模数转换器的结构框图

Sigma-delta型ADC采样原理

过采样Sigma-Delta模数转换是近几十年发展起来的一种模数转换方式，目前在音频领域得到广泛的应用。与一般的ADC不同，Sigma-Delta ADC不是直接根据采样第一个样值的大小进行量化编码，而是根据前一量值与后一量值的差值即所谓的增量的大小来进行量化编码。从某种意义讲，它是根据信号波形的包络线进行量化编码的。图9是Sigma-Delta调制器的结构框图。

图9 Sigma-Delta调制器的结构框图

Sigma-Delta ADC的采样频率比转换频率高出许多倍。这种类型的ADC采用了极低位的量化器，从而避免了制造高位转换器和高精度电阻网络的困难；另一方面，由于它采用了Sigma-Delta调制技术和数字抽取滤波，因此可以获得极高的分辨率；同时由于采用了

低位量化输出的Sigma-Delta码，不会对采样值幅度变化敏感，而且由于码位低，采样与量化编码可以同时完成，几乎不花时间，因此不需要采样保持电路，这就使得采样系统的构成大为简化。这种增量调制型

ADC实际上是以高速采样频率来换取高位量化，即以速度来换精度。过采样Sigma-Delta模数转换的主要特点是：转换精度很高，可达24bits以上；由于采用了过采样、噪声整形和数字滤波等关键技巧，充分发扬了数字和模拟集成技术的长处，使用很少的模拟元件和高度复杂的数字信号处理电路达到高精度(16bits以上)的目的；模拟电路仅占5％，大部分是数字电路，并且模拟电路对元件的匹配性要求不高，易于用CMOS技术实现。缺点：当高速转换时，需要高阶调制器；在转换速率相同的条件下，比积分型和逐次逼近型ADC的功耗高。目前，Sigma-DeltaADC分为四类：(1)高速类ADC；(2)调制解调器类ADC；(3)编码器类ADC；(4)传感器低频测量ADC。其中每一类Sigma-Delta ADC又分为许多型号，给用户带来极大方便。

ADC各指标意义

DNL（微分非线性）：

在模拟信号对应于1 LSB数字变化大于或小于1 LSB的地方，被称为DNL误差。在一个3位ADC的理想传递函数中（图10），模拟输入信号位于水平轴，数字输出位于垂直轴。ADC的数字输出在一定的输入信号范围内有效。对于给定输入码，输入的量称为码的宽度。理想宽度为1LSB，但实际上，每个码的宽度均与其邻码不同。码宽度与理想的1LSB值的偏差称为微分非线性。图11所示为一个具有多种不同误差的3位ADC的传递函数，图中码100因为相邻码DNL误差较大而丢失。在闭系统中，失码可能会产生震荡和摆动，因此该参数对于这种应用中的ADC选择非常重要。差分非线性完全归因于编码过程，并且

取决于ADC的编码架构，可能有很大的变化。对于一个大于-1LSB的DNL，器件就会有丢码。

图10

图11

在ADC传输函数中的差分非线性所产生的失真乘积不仅仅取决于信号的幅度，而且取决于沿着ADC传输函数的差分非线性的位置。图12所示为具有差分非线性的两个ADC传输函数。左手边的方框图显示了一个出现在中等量程的误差。因此，对于大和小的信号，通过这一点的信号产生比较独立于信号幅度的失真乘积。右手边的方框图显示了另外一个在1/4和3/4满量程处具有差分非线性误差的ADC传输函数。高于1/2量程峰-峰值的信号将遍及这些编码并产生失真，与此同时，那些小于1/2量程峰-峰值的信号不会。

大多数高速ADC被设计为把差分非线性扩展到整个ADC的范围内。因此，对于在满量程以内几个dB的信号，传输函数的整个积分非线性决定失真乘积。然而，对于较低电平的信号，谐波成分主要由差分非线性控制，并且一般不会随着信号幅度的降低而成比例地减少。

图12典型的ADC/DAC DNL误差

对于一个理想的ADC，其微分非线性为DNL=0LSB，也就是说每个模拟量化台阶等于1LSB，跳变值之间的间隔为精确的1LSB。若DNL误差指标<1LSB，就意味着传输函数具有保证的单调性，没有丢码。当一个ADC的数字量输出随着模拟输入信号的增加而增加时（或保持不变），就称其具有单调性，相应传输函数曲线的斜率没有变号。DNL指标是在消除了静态增益误差的影响后得到的。具体定义如下：

DNLVD1VD/VLSBIDEAL1

N其中，0D22

VD是对应与数字输出代码D的输入模拟量，N是ADC分辨率，VLSB-IDEAL是两个相邻代码的理想间隔。较高数值的DNL增加了量化结果中的噪声和寄生成分，限制了ADC的动态性能，表现为有限的信号-噪声比指标（SNR）和无寄生动态范围指标（SFDR）。

INL（积分非线性）：

INL定义为DNL误差的积分。积分非线性通常是相对于码中心来测量。通过端点画一条直线，码中心与该理想直线的最大偏差即为INL，如图11所示。一些情况下，积分非线性相对于最佳拟合直线来定义，该直线通常利用最小二乘法来计算。

转换器的整个线性误差也类似于放大器的线性误差，并且被定义为转换器的实际传输特性与直线的最大偏差，并且一般被表示为满刻度的百分比(但是可能以LSB给出)。选择直线有两种常见的方式：端点和最佳直线(见图13)。

图13测量整体线性误差的方法(在两张图上采用相同的转换器)

在端点系统中，偏差由通过原点和满刻度点(在增益调节之后)的直线测得。这是对数据转换器的测量和控制应用的最有用的整体线性测量(因为误差预算取决于理想传输特性的偏差，而不是取决于一些任意的“最佳拟合点”)，并且是模拟器件公司通常采用的测量方法。

然而，最佳直线确实对交流应用中的最佳失真预测给予了较好的估计，并且也在数据表上给予“线性误差”较低的数值。利用标准的曲线拟合技术，由器件的传输特性可以画出最佳的拟合直线，并且最大的偏差就是从这跟线测得的。一般地说，以这种方式测得的整体线性误差仅仅是由端点方法测得的数值的50%。对于产生令人印象深刻的数据表来说，这是一种好方法，但是，对于误差预算分析来说，这种方法没有用。对于交流应用，详细定义失真甚至可能比直流线性度更好，因此，很少有必要采用最佳直线方法来定义转换器的线性度。

INL误差表示实际传输函数背离直线的程度，以LSB或满量程（FSR）的百分比来度量。这样，INL误差直接依赖于与之相比较的直线的选取。

INL是在扣除了静态失调和增益误差后的测量结果，可用下式表示：

INLVDVZERO/VLSBIDEALD

N其中，0D21

VD是数字输出码D对应的模拟输入，N是ADC的分辨率，VZERO是对应于全零输出码的最低模拟输入，VLSB-IDEAL是两个相邻代码的理想间隔。

失调误差：

失调和增益误差很容易通过微控制器或数字信号处理器修正过来。就失调误差来讲，如果转换器允许双极性输入信号的话，操作将非常简单。对于双极性系统，失调误差只是平移了转换函数，但没有减少可用编码的数量（图14）。有两套方法可以使双极性误差归零。其一，可以将转换函数的X或Y轴平移，使负满度点与单极性系统的零点相对准（图15a）。利用这种方法，可以简单地消除失调误差，然后，通过围绕“新”零点旋转转换函数可以对增益误差进行调节。第二种技术采用了一种迭代法。首先给ADC输入施加个0V电压并执行一个转换；转换结果反映了双极性零点失调误差。然后，通过围绕负满度点旋转转换曲线实现增益调节（图15b）。注意此时转换函数已绕A点转过一定角度，使零点偏离了期望的转换函数。因此还需要进一步的失调误差校正。单极性系统还要复杂一些。如果失调为正值，可以采用和双极性系统相似的处理方法。不同之处在于你将失去一部分ADC量程（图16）。如果失调为负，你将无法简单地通过一次转换测得失调误差。因为在零点以下，转换器只能显示出零。这样，对于一个负失调误差的转换器，你必须缓慢地增加输入电压，以确定在什么地方ADC结果出现首次跳变。同样，你将失去一部分ADC量程。

图14 双极性系统的失调图

图16 单极性系统中的失调误差

图15 校正双极性失调误差（注意：阶梯状转换函数已被一条直线取代，因为该图中包含所有码，而台阶已经小的无法分辨，看上去为一条直线）

增益误差：

增益误差定义为满量程误差减去失调误差（图17）。满量程误差在转换函数曲线上最后一次ADC跳变处进行测量，并和理想ADC的转换函数相比较。增益误差可通过软件用一个简单的线性函数y=(m1/m2)（x）进行简单的校正，其中m1时理想转换函数的斜率，m2是实际测得的转换函数的斜率（图5）。

图17 增益误差定义为满量程误差减去失调误差

增益误差指标中可能包含或不含ADC参考电压对于误差的贡献。在电气规范中，检查一下增益误差的测试条件，并决定采用内部或外部基准工作是非常重要的。一般情况下，的那个采用片内基准时增益误差会比较大。如果增益误差为零，再对满量程模拟输入作转换时转换结果应为全1（图6）。由于我们的转换器不理想，全1转换结果可能会在施加的输入电压大于满量程（负增益误差）或小于满量程（正增益误差）时出现。有两种办法可以调整增益误差，其一是调节参考电压，以便在某特定参考电压下得到满量程输出，或者在软件中采用一个线性校正曲线改变ADC转换函数的斜率（一阶线性方程或查表法）。

和失调误差一样，增益误差也会降低动态范围。对于失调和增益误差最简单的办法就

是找一个误差值足够低的ADC，这样你就不必再考虑校正了。

图6 增益误差降低了动态范围

码沿噪声：

码沿噪声是在转换函数中刚好发生编码跳变时出现的噪声。通常在规格书中对该项特性不作规定。甚至对于较高分辨率的转换器（16位以上），由于更小的LSB间隔，码沿噪声更为显著，通常都对这项性能未作规定。很多时候，码沿噪声能有几个LSB。转换恰好位于代码边缘的模拟输入时，代码会在LSB位发生跳动。如果出现明显的码沿噪声，就应该对采样进行平均，这样可以有效地从转换结果中取出这种噪声。需要对多少个采样取平均？如果码沿噪声为2/3LSBRMS，这接近于4LSBp-p。那么要将噪声降低到1LSBp-p，则需要对16次采样取平均。

基准：

采用内部或外部基准的ADC的一个最大潜在误差源是参考电压。很多情况下，内置于芯片内部的基准通常都没有足够严格的规格。为了理解基准所带来的误差源，关注三项指标：温漂，电压噪声和负载调整。

交流特性：

有些ADC只在输入信号接近于直流时能很好地工作。另外一些则能很好的处理从直流到nyquist频率的信号。仅有DNL和INL复合系统要求并不能说明转换器能够同样合格地处理交流信号。DNL和INL是在直流测试的。要掌握其交流性能就必须了解交流指标，从中你可以找到有关交流性能的线索。需要考察的关键指标有信号-噪声比（SNR），信号-噪声加失真比（SINAD），总谐波失真（THD），以及无杂散动态范围（SFDR）。

信号-噪声-失真比（SINAD）：

RMS信号幅度与所有其它的谱成分的平方和的根，包括谐波但不包含直流，SINAD作为输入频率的函数，是ADC的整个动态性能的良好表示，因为它包含构成噪声(包括热噪声)和失真的所有成分，它的绘图常常针对不同的输入幅度。SINAD等于THD + N，如果对噪声的测量带宽相同的话。SINAD绘图显示了那些因高频失真导致的交流性能退化，并且通常针对远远大于奈奎斯特以上的频率进行绘图，以便评估在过采样应用中的性能。SINAD常常被转换为有效比特数(ENOB)，这要利用理想的N比特ADC的理论关系：SNR = 6.02 N + 1.76 dB。该方程是用于求解N的，并且用SINAD的数值取代SNR。

SINAD和输入频率有关，随着频率向nyquist上限逼近，SINAD逐渐下降。如果规格书中的指标是在相对于nyquist频率较低的频率下测得，在接近nyquist频率时性能有可能变得很差。在规格书中的典型工作特性中可以找到ENOB曲线，可以观察到随着频率

的增加ENOB下降，主要是由于随着输入频率的增加THD逐渐变差。INL是一项直流指标，ENOB是一项有关转换器对于交流信号的非线性性能指标。

信噪比和有效位数：

信噪比(SNR或没有谐波的SNR)采用跟SINAD相同的方法计算，但是，在计算中不包含信号的谐波，仅仅留下噪声项，因为头5次谐波占支配地位，所以，实际上只要把它们排除在计算之外。SNR绘图在高频将退化，但是，不如SINAD那么快，因为不包含谐波项。许多现有的ADC数据表有些宽松地指SINAD为SNR，因此，工程师在解释这些指标时要小心。 改善SNR的一个办法是过采样，这种方法提供了一定的处理增益。过采样以远高于信号频率的速度进行采样，以此来降低转换器的噪声背景。这种方法将噪声谱扩展到更宽的频域内，这样就有效降低了一定频段内的噪声。两倍率的过采样可将噪声背景降低3dB。对于满量程正弦波输入，理论上的均方根信号与量化噪声比的计算公式为：

SNR6.02N1.76dB

ADC的各种噪声源，包括积分和微分非线性、失码以及ADC内部噪声源，导致测得的SNR低于理论值。此外，这些误差通常是输入压摆率的函数，因此会随着输入频率的提高而增大。由于噪声的影响，导致ADC的信噪比有所降低，则对应的有限位数也低于理论有效位数，理论有效位数的计算可以通过下式计算得出：

SNR1.766.02

N一种更加有用的转换器性能指标是噪声频谱密度(NSD)，单位为dBm/Hz或nV/Hz。NSD可以通过已知的采样速率、输入范围、SNR和输入阻抗计算得出(dBm/Hz)。已知这

些参数，便可选择一款转换器来匹配前端电路的模拟性能，这种选择ADC的方法比仅仅列出分辨率更有效。

峰值杂散、峰值谐波成分及无杂散动态范围（SFDR）：

峰值杂散或峰值谐波成分是输入信号和DC之外最大的频谱成分。该值表示为相对于满量程输入信号的均方根值的dB值。峰值杂散特性有时也称为无杂散动态范围。

无杂波动态范围(SFDR) ：

定义为在FFT图中，频率内输入正弦波的RMS值与最高的杂散信号的RMS值之比。杂散信号妨碍了ADC对于小输入信号的转换，因为失真信号可能会比有用信号大得多。品域内出现一个大的杂散信号可能对SNR不会有明显影响，但会显著影响SFDR。在通信应用中或许最重要的指标就是它的无杂波动态范围。SFDR指标对于ADC来说，就像对混频器和LNA的三阶交调截取点指标。ADC的SFDR被定义为RMS信号幅度对峰值杂波频谱成分的RMS数值之比(在直流到fs/2的整个第一奈奎斯特区测得)。SFDR一般被描绘为信号幅度的函数，并可能像图2-28所示那样，被描绘为相对于信号幅度(dBc)或ADC的满量程(dBFS)。

对于接近满量程的信号，峰值频谱杂波一般由基波的头几个谐波之一决定。然而，当信号落在小于满量程若干dB时，其它出现的杂波一般不是输入信号的直接谐波。这是因为存在前面讨论过的ADC传输函数的差分非线性的缘故。因此，SFDR要考虑所有源的失真，而不论它们来自何处。

图2-28：无杂波动态范围(SFDR)

总谐波失真（THD）：

总谐波失真指前6个谐波成分的均方根和与满量程输入信号的均方根值之比。对于高于nyquist频率的输入信号或谐波，用其混叠成分计算。图3显示了AD678的典型THD性能。

图3 AD678的总谐波失真、全功率带宽和全线性带宽

图4 AD678的IMD 曲线(F1=9.08kHZ,F2=9.58kHz,fs=200kSPS)

模拟带宽 ：

基波扫频(由FFT分析确定)的谱输出被减低3dB的频点就是ADC的模拟带宽。该带宽可能由小信号(SSBW小信号带宽)或满量程信号(FPBW-满功率带宽)来确定，像放大器一样，转换器的模拟带宽指标并不意味着ADC在到达其带宽频率之前都维持良好的失真性能。实际上，大多数ADC的SINAD(或ENOB)在输入频率逼近实际3dB带宽频率之前就开始大大地退化。

全功率带宽：

ADC的满功率带宽（FPBW）是指针对满量程输入，重构基本频率的振幅比满量程低3dB时的输入频率。图3可以看出，AD678的满功率带宽约为1MHz。然而，为使该特性有意义，必须将它与SNR、ENOB和谐波失真结合起来考察，从而确定ADC在FPBW频率的真正动态范围。

全线性带宽：

ADC的全线性带宽是指达到输入采样保持的压摆率时的输入频率。此时，重构正弦波的振幅降低不到-0.1dB。一旦超过次频率，采样输入信号的失真将显著增大。AD678 ADC已针对输入带宽进行优化，可以对显著高于转换器nyquist频率的输入信号进行欠采样。图3所示AD678的全线性带宽为500kHz。

双音互调失真(IMD) ：

通过把频率为f1和f2—通常挨得比较近—的两个频谱纯净的正弦波施加在ADC上，可以测得双音互调失真。每一个音调的幅度被设置为小于满量程以下6dB多一些，以便ADC在两个音调同相时不会削波。如图2-30所示为二阶和三阶乘积的位置。注意：二阶乘积落在能由数字滤波器消除的频率上。然而，三阶乘积2f2-f1和2f1-f2接近原始信号的频率，因此，难以被滤除。除非另外详细说明，双音IMD指的是这些三阶乘积。IMD乘积的数值被以d。

然而，要注意如果两个音调的频率接近fs/4，基波的混叠三次谐波可能造成难以识别实际的2f2-f1和2f1-f2的乘积。这是因为fs/4的三次谐波为3fs/4，而混叠出现在fs - 3fs/4 = fs/4。类似地，如果两个音调接近fs/3，混叠的二次谐波可能干扰到测量。相同的推理也适合于此，fs/3的二次谐波为2 fs/3，并且其混叠出现在fs-2 fs/3 = fs/3。

图2-30：对于f1 = 5MHz和f2 = 6MHz，二次和三次互调乘积

对于ADC来说，二阶和三阶截取点的概念时无效的，因为失真乘积并不是以可预测的方式而变化(作为信号幅度的函数)。ADC并不是在逼近满量程时逐渐开始压缩信号(不存在1dB压缩点)；当信号超过ADC的输入范围时，它起到硬限幅器的作用，因此，当被削波时，会突然产生极大量的失真。另一方面，对于远远小于满量程的信号，失真基底仍然相对恒定，并且与信号的电平无关。

在通信应用中，常常要测量多音调SFDR。音调的数量越大，越接近于如AMPS或GSM这样的蜂窝电话系统的宽带频谱。图2-31显示了12比特65 MSPS ADC—AD6640—的四音调互调性能。当存在大信号时，高SFDR增加了接收机捕获小信号的能力，并防止小信号被较大信号的互调乘积所掩蔽。

图2-31：多音调测试：12比特65 MSPS ADC—AD6640

交调失真（IMD）：

当输入由两种频率（F1和F2）的正弦波组成时，便会发生交调失真。任何具有非线性的器件都会在和频率和差频率mF1±nF2时产生（m+n）阶失真积，其中m、n=0,1,2,3，...交调项指m或n不等于0的那些项。IMD积表示为测得的输入信号的均方根和与失真项的均方根和之dB比。施加于ADC的两个信号具有相同的振幅，其和的峰值与满量程相差-0.5dB。IMD积归一化为0dB输入信号。图4显示了AD678的典型IMD FFT曲线。

用直方图方法获得交流线性曲线：

对于这种测量,需将一个满量程正弦波施加于ADC，并采集大量样本。每个码的出现次数记录在直方图上，如图5左上方曲线所示。对于12位转换器,为了获得有统计意义的结果,

需要采集数百万样本。直方图应符合正弦波的理想概率密度分布,如图5右上方曲线所示。然后,利用正弦波概率密度函数归一化直方图数据,以获得图中下方曲线所示的DNL图。积分非线性可以通过编制累积直方图来确定。累积直方柱宽度为传递水平。图6所示为12位、100kSPSADCAD7870以100kSPS速率对一个25kHz输入信号进行数字化处理时,利用直方图方法获得的交流线性曲线。图中没有出现较大的尖峰,表明具有良好的差分线性度。

图5 用直方图计算交流线性

图6 AD7870的交流线性

时钟压摆率：

是实现额定性能所需的最小压摆率。多数转换器在时钟缓冲器上有足够的增益，以确保采样时刻界定明确，但如果压摆率过低使得采样时刻很不确定，将产生过量噪声。如果规定最小输入压摆率，用户应满足该要求，以确保额定噪声性能。

孔径延迟时间：

从采样时钟的前沿到ADC 实际采样的时间量(参见图7）。这一特性之所以重要,是因为它有助于用户知道相对于输入信号时序,何时应用采样时钟。在多个ADC处理动态信号时需要同步采样或需要彼此跟踪的其他应用中,必须知道各器件之间关于该参数的差异或容差。

图7 有效孔径延迟时间的测量

图8 孔径抖动的影响

孔径抖动：

样本与样本之间在实际采样的有效时间点上的差异,如图8所示。这些误差的产生原因一般有多种。在实际的ADC中,经常会有干扰源对采样时钟进行相位调制;不良布局、旁路和接地技术引起的宽带随机噪声、电源线噪声或数字噪声都可能成为干扰源。由此造成的误

差可以用均方根时间抖动来表示。均方根孔径抖动引起的相应均方根电压误差会降低ADC的整体信噪比。输入正弦波上的相位抖动可以产生与采样时钟上的抖动相同的影响。

从图8可能可以推断出ADC的SNR随着输入频率的增加而降低的原因之一，其中，显示了在ADC的采样时钟上(或在内部的采样保持中)的相位抖动效应(或孔径时间效应)。相位抖动造成的电压误差是偏斜率的函数，并且导致如图2-36所示的SNR的整体退化。这是相当严重的，特别是在较高的输入、输出频率上。因此，在任何采样数据系统的采样、重构时钟中，要特别小心地最小化相位噪声。对于时钟信号的所有方面都必须小心：振荡器本身(例如，555定时器时绝对不够的，但是，如果采用于含噪逻辑电路共享一个芯片的有源器件，即使采用石英晶体振荡器也可能产生问题)；传输路径(这些时钟非常易于受到各种干扰的攻击)；在ADC或DAC中引入的相位噪声。在转换器电路中非常常见的噪声源就是在积分采样保持(SHA)电路中的孔径噪声。

二十多年以前，采样ADC采用独立的采样保持和ADC构成，它的接口设计困难，并且在SHA中的一个关键参数是孔径噪声。目前，大多数使用的采样ADC包含一种积分SHA。SHA的孔径噪声可能没有像这样详细说明，但是，如果SNR或ENOB被清楚地详细说明的话，这就不是造成担忧的原因，因为对特殊SNR的保证就是对足够的孔径抖动指标的绝对保证。然而，通过把直流施加在ADC上，一种附加的高性能SHA的应用有时候将改善即使最好的采样ADC的高频ENOB，并且可能比采用跟昂贵的另一个ADC来取得而代之更有成本效益。

要注意的是：也存在固定的构成ADC孔径时间的成分。这种成分通常被称为有效孔径延迟时间，它不产生误差。它只是在ADC被要求采样的时刻和实际采样发生的时刻之间导致时间偏差，如图2-37所示，并可能是正偏差或负偏差。在并行采样应用或如I和Q解调的这样的、两个ADC需要彼此之间互相跟踪的应用中，各个器件之间在这个参数上的偏差或

容差就是至关重要的。

图9显示了不同孔径抖动值时孔径抖动这一单个因素对SNR产生的影响,它是满量程正弦波输入频率的函数。

图9 孔径抖动对SNR的影响

图10 ADC瞬态响应

瞬态响应或建立时间：

在施加满量程阶跃输入后,ADC建立至额定精度所需的时间(参见图10)。在ADC采用模拟多路复用器驱动的应用中,如图11所示,这一特性至关重要。多路复用器输出可以使ADC的输入发生满量程幅度的跳变。如果多路复用器和ADC均未充分建立至所需精度,则将引起直流通道与通道间串扰。

图11 使用模拟多路复用器的传统数据采集系统 图12 ADC过压恢复时间

过压恢复时间：

从过压信号重新进入转换器范围时开始到ADC达到规定精度所需的时间量,如图12所示。这一特性通常是针对超出ADC输入范围50%的信号而言。无须赘言,ADC对于超量程信号应起到理想限幅器的作用;在过压状况下,ADC应产生正满量程码或负满量程码。一些转换器会提供超量程和欠量程标志,以便激活增益调整电路。

转换时间和转换延迟：

是两个密切相关的技术指标。转换时间一般适用于逐次逼近型转换器(SAR)，这类转换器使用高时钟速率处理输入信号，输入信号出现在输出上的时间明显晚于转换命令，但早于下一个转换命令。转换命令与转换完成之间的时间称为转换时间。

转换延迟通常适用于流水线式转换器。作为测量用于产生数字输出的流水线（内部数字级）数目的技术指标，转换延迟通常用流水线延迟来规定。通过将此数目乘以应用中使用的采样周期，可计算实际转换时间。

唤醒时间：

为了降低功耗敏感型应用的功耗，器件通常在相对不用期间关断，这样做确实可以节省大量功耗，但器件重新启动时，内部基准电压源的稳定以及内部时钟的功能恢复都需要一定的时间，此时转换的数据将不满足技术指标。

输出负载：

同所有数字输出器件一样，ADC，尤其是CMOS输出器件，规定输出驱动能力。出于可靠性的原因，知道输出驱动能力比较重要，但最佳性能一般是在未达到完全驱动能力时。

在高性能应用中，重要的是，将输出负载降至最低，并提供适当的去耦和优化布局，以尽可能降低电源上的压降。为了避免此类问题发生，许多转换器都提供LVDS输出。LVDS具有对称性，因此可以降低开关电流并提高总体性能。如果可以，应该使用LVDS输出以确保最佳性能。

噪声功率比(NPR) ：

噪声功率比测试已经被广泛地用于测量频分多址(FDMA)通信链路的传输特性。在典型的FDMA系统中，4KHz宽的语音信道被堆叠在各个频率空间中，通过同轴电缆、微波或卫星设备传输。在接收端，FDMA数据被解复用并回到4KHz的独立基带信道。在大约具有100个以上信道的FDMA系统中，FDMA信号可以采用具有合适带宽的高斯噪声来近似。利用窄带陷波滤波器以及一个在4KHz陷波点内部测量噪声功率的专用调谐接收器，就可以测量独立的4KHz信道的安静度。

噪声功率比(NPR)的测量简单明了。利用陷波滤波器的输出，在陷波点可测得信号的

RMS噪声功率。陷波滤波器然后被切换进来，从而测得在这个窄频段的残留噪声。以dB表示的这些读数的比值就是NPR。为了足够地提取系统的特征，要对跨越噪声频带的若干窄频段(低、中和高三段)进行测试。在ADC上的NPR测量以类似的方式进行，但是，模拟接收器被缓冲存储器和FFT处理器所取代。

NPR通常在NPR曲线上绘出。参照系统的峰值范围，NPR被描绘为RMS噪声电平的函数。对于非常低噪声的加载电平，不受欢迎的噪声(在非数字系统中)主要是热噪声并且不依赖于输入的噪声电平。在曲线的这个区域上，噪声加载电平增加1dB，噪声NPR就会增加1dB。随着噪声加载电平的增加，系统中的放大器开始过载，其产生的互调乘积会造成系统的噪声基底的增加。随着输入噪声的进一步增加，过载噪声的效应占支配地位，并且NPR极大地被降低。FDMA系统通常工作在小于最大NPR点以下几个dB的噪声加载电平上。

在包含ADC的数字系统中，当所施加的噪声输入电平低时，在时隙内部的噪声主要是量化噪声。NR曲线在这个区域时线性的。随着噪声电平的增加，在噪声电平和NPR之间存在一一对应的关系。然而，在一些电平上，由ADC的硬限幅作用造成的削波噪声开始占支配地位。如图2-33所示为10、11和12比特ADC的理论曲线。

图2-33：10、11和12比特ADC的理论NPR

在多信道高频通信系统中，NPR也可以被用于仿真大量独立信道造成的失真，类似于FDMA系统。在噪声源和ADC之间要放置一个陷波滤波器，并且FFT输出被用于取代模拟接收器。如图2-34所示，用于AD9042的陷波滤波器的宽度被设置为几MHz。NPR是陷波滤波器的深度。理想的ADC将仅仅在陷波滤波器内部产生量化噪声；然而，因ADC非线性度造成的互调失真，实际的ADC具有额外的噪声成分。注意：与62.7dB的理论值相比，NPR大约为60dB。

图2-34：12比特41 MSPS ADC—AD9042—的NPR为60dB(理论值为62.7 dB)