第21卷第6期2006年12月宿州学院学报JournalofSuzhouCollegeVol.21,No.6Dec.2006MIMO通信系统的信道估计及其FPGA实现张慧，昌靖(东南大学信息科学与工程学院，江苏南京210096)摘要:本文提出在4发多收天线配制的MIMO系统中基于训练序列的信道估计算法，详细研究了该算法的FPGA实现。采用我们提出的FPGA实现方法可以大大减少信道估计中拒阵乘法操作。实测结果表明实现方案很好的吻合了理论位。关键词:多天线发送多天线接收(MIMO);信道估计;训练序列;录小二乘;FPGA中图分类号:TN919.3文献标识码:A文章编号:1673-2006(2006)06-0093-041引言在多天线发送多天线接收系统(MIMO)最佳接收机的设计当中，需要准确估计出信道的有限冲激响应以实现快速的时域分集合并以及频域均衡。当前研究比较热门的信道盲估计自适应算法虽然具有一定的先进性，但是，具体到硬件实现时却具有很大的难度，所以，出于设计实现的考虑，本文提出的MIMO系统的信道估计仍然使用非常成熟的基于训练序列的信道估计算法[1i1同OFDM系统一样，MIMO系统的训练序列和有效数据块也加入循环前缀来抵抗符号间干扰(ISI)。循环前缀的长度大于等于信道的记忆长度，可以使经过信道后的输出序列仅与当前数据块有关，而与其他数据块无关，这样可以消除由于信道不理想带来的符号间干扰。在接收端丢掉循环前缀后，发送数据与信道的线性卷积关系转变成了循环卷积关系，由于时域上的循环卷积等效于频域上的乘积关系，所以，可以在接收端进行频域处理以方便使用具有理想自相关特性的训练序列来进行信道估计。本文所描述的信道估计及其FPGA实现是应用于MIMO四发多收通信系统(MIM04X),2基于训练序列的多发送系统信道估计2.1具有AWGN的符号间干扰信道的等效离散时间模型信道估计首先需要得到相应的信道模型，文献[121中给出了具有AWGN的符号间干扰信道的离散时间模型，如图1所示。这里的1Zk}是一个均值为零、方差为峪的高斯白噪声序列;ISI信道可以等效为一个FIR滤波器，信道估计工作所要做的就是估计出等效FIR滤波器的L个抽头系数h=[ho,h,...hL-1]，这里的L为信道的记忆长度，等效为信道中多径数。幻王关图1具有AWGN的符号间千扰信道的等效离散时间模型2.2循环前缀辅助下的信道估计收稿日期:2006-02-10作者简介:张慧(1980-)，安徽宿州人，硕士研究生。具有循环前缀的训练序列的格式如图2所示:训练序列图Z具有循环前缀的训练序列其中N:为训练序列长度，N。为循环前缀(CP)的长度。在单发单收(SISO)系统中，带CP的训练序列s通过具有AWGN的isi信道的输出符号y(k)为:，(;)二艺h(i)s(*一、)+z(k)(1)其中z(k)为方差为雌的高斯白噪声。我们可以用矩阵形式来表达式r，(1)..!一ews(一1)s(1一L)1.h(0)z(0)!5了.｝.、eew、工少s(0)s(2一L)|eh(1)z(1)l…l||一||sey，Sh+Z一一，111l!|s(N,,一1)s(N，一2)s(N,，一L)ll1ew‘.|s(从，)s(N,，一1)s(N,+1一L)sel|l.|比以(从十从P一1)S(从+NIP一2)一S(从+从，一L)(L一1)+N}，一1)舍弃掉接收到的Vil练序列的循环前缀从州。)到y(N,一1)，由:(N,-F-z)=0，1，’二,N一1)以及s(N,，一k)=p(N:一k)(K“1,2，…，N,，一1)，可得P(0)P(N,一1)P(N:一L+1)，.l!h了.0、，se、1产rrse片胜x(0)r=Ph十x二尸(1)尸(0)尸(Ns一L+2)es月h矛ot.，若、1、1产‘口.十!..l|。l。!。l|x(1)(3)ll|e|lP(N:一1)P(N:一2)…P(N:一L)l以J(L一1)J」(N:一1)由式(2)和式(3)的推导可知，P矩阵为训练序列形成的循环矩阵，输人数据块与信道的线性卷积关系转变成了循环卷积关系，而且必须N,>L。而信道估计的任务则是在芬和P已知的条件下估计出h,在四天线发送(M工M04X)的情况下，接收到的信号为二S,h,+SZhz+S3h3+S,h,+x二〔S,S,S3+x叠S'h'+z(4)同样丢掉循环前缀后即为:队匕队芬‘=P,h,+P,h,+P3h3+P,h,+z二[P,P,P3P匕队比+z垒P'h'+z(S)队同理，信道估计的任务则是在户和P'已知的条件下估计出h'。由此可见，我们可以把四发系统同样归结为如同式(3)的单发单收系统。2.3最小二乘(LS)估计由文献[3]关于LS的估计理论可知最小二乘估计的性能指标为:T(h)=〔芬一P们“〔芬一P们(6)卜JH表示矩阵共扼转置。所谓最小二乘估计就是求出使T(h)最小的。通过求T(h)对h的偏导使其等于零，并假设PHP存在逆矩阵(事实上所选取的训练序列满足此假设)，可得到:hs=[PHP]一，pH;(7)由文献[3]中关于MMSE的估计理论可知，信道估计的均误差(MSE)表示为:MSE=E([h一h]}=6,'tr((PHP)一’)(8)其中tr()表示矩阵的迹。当且仅当PHP=N,I,,+(9)时，其中I为LXL维单位阵，最小均方误差MMSE为:MMSE=吐L/N,(10)如果由训练序列形成的循环矩阵P满足(9)式，那么可以称此训练序列为LS准则下最优序列，估计出的h为:h二1。。一!V,万下~厂一r(11)3MIMO四发系统信道估计的FPGA实现3.1信道估计实现算法描述结合式(5)与式(11),MIM04X系统的信道估计需要进行的计算为:又_-1。，N,r。一，二r(12)为了满足式(9)前提条件，得到:P梦P,PHHlp,pH1P3P梦P,P,HP.=P梦P,P瞥P,P梦PaP梦P,P,HP,PHHap,P梦P,PH3P4(13)PHP,P梦P,P4-P,P;P,式(13)暗示，MIM04X系统的信道估计需选取同时具有脉冲形式的周期自相关和零周期的互相关特性的序列作为信道估计的训练序列。C.Fragouli等提出MIMO信道估计可以采用PRUS(PerfectRootofUnitSequences)，于是对于四发系统，为了估计四组信道冲激响应，序列的长度必须至少等于4XL。在实现过程中，取L=6，选取的PRUS序列长度为32，于是四发系统的四组训练序列为一个PRUS序列顺序右循环移8位形成。如图3所示.P0.7IPa.15}fP16.23}IP24.31}P24.31PO7P16.23Pis.23P24.31Pa.15P16.23}!Pa.15}PO.7P24.31}Pa.15Po.7图3每路发送天线的训练序列3.2简化计算式(12)中plH可以表示为:，HP24九3…pigP16PIS’.PuP3P7二’P3..r.P25P24…P20P;P15…P12PsP3…P4‘‘leseses(14)九a孕=,-P-I9'如浮从二二户冲户争刁溉二二沪:‘.‘JP=户3Pt韶X2孟先观察式(12)的p,H;,计算，户为32维的列向量，那么p,H;,的结果为24维的列向量，其中每个元素分别为p,y的相应的行向量与向量夕的点积结果。p,H为固定值的矩阵(训练序列形成)，具有两个特点:其一，pIH的第一行为训练序列，以下每一行为其上一行向右循环移位形成;其二，p,H仅含有士1与0.707(士1士0有限值。于是，可以以p'H的第一行为计算基准，通过对夕的左循环移位来实现p,H户，同时对士1与0.707(士1士1)的乘法分为两部分分别进行乘累加处理，因为显而易见，土1的乘法并不需要乘法器，而(士1士1)的乘法也不需要乘法器，0.707可以于累加计算结束后再作为增益乘上;最后，把两部分的累加结果相加，即得到最终结果。3.3FPGA实现结构按照上述的简化算法，可以很方便的设计出MIM04X系统信道估计的FPGA实现结构框图。如图4,其中控制器为一个主控状态机，控制各个模块的工作方式;Re/ImSelector为实部虚部选择器，受控于主控制器来选择数据的实部或者虚部输入累加器(Accumulator);累加器共需四个，分别对应两部分乘累加计算的实部与虚部，主控制器控制其累加或者累减行为;Gain模块为乘与。.707的乘法计算;Adder模块为两部分累加结果的相加;ShiftRight伽eration为右移位处理，计算式(12)中的NT1’四刀，、，、，1YT=J。。，乙tVT以.、.。，uibil、.通过向右算术移位来实现，右移5位。Adder(Re)一了Data!n;2~7压一JAdderPm)一弓乞}}Gai0.70n}OutputBufferDataOut图4信道估计模块FPGA实现结构3.4性能分析与资源消耗表1为MIM04X系统信道估计理论结果与FPGA实现结果相对比，其针对的是同一组输入数据。其中CHI..4为各路发送天线到同一根接收天线的信道。对比可以看出，FPGA实现结果几乎与理论结果一致。表1信道估计理论结果与FPGA实现结果对比理论结果FPGA实现结果CH1CH2CH3CH4CH1CH2CH3CH4270.22一89-70i92.14一155-17i42.72+92.08i235-67+38.42i270一90i92一155i43+92i236+38i4.55一6-61i一7.89一4-22i0..20+0.55i一0.86一0.72i5一71一8一4i0+ii一1一ii一4.87一24.02i一44.17一7-61i15.80一12.10i10.73+15-73i一5一24i一44一8i16一12i11+16i一13.62一18-13i1.79一20.79i9.68+1.63i一0.85+1.41i一14一18i2一21i10+2i一1十ii一5.49一30.77i一8.19+12-18i一3.88一25.42i一4.56+14.51i一5一31i一8+12i一4一25i一5+15i1.72一10.61i20.82一21.45i2.78+18.05i35.18+10.76i2一iii21一21i3十18i35+iliiMIM04X系统的信道估计的FPGA实现平台为Xilinx公司的VirtexIlFPGA芯片，最终所消耗的芯片资源为478个Slices。速度方面，经过测试，可以稳定的运行在60MH:的时钟频率上，计算一组信道冲激响应大约需要1300个时钟周期，按60MHz的时钟计算，需要22tts。在MIM04X系统实现过程中，此信道估计模块和其它模块在同一片FPGA芯片中共同实现了检测器的功能，实践证明，其完全可以满足MIM04X系统信道估计的实时性与精确度要求。参考文献[1]ChristinaFragouli,NaofalAl-DhahirandWilliamTurin.\"Training-BasedChannelEstimationforMultiple:一AntennaBroad-bandTransmissions\[2]JohnG.Proakis,\"DigitalCommunications(FourthEdition)\"[M]北京:电子工业出版社，2001[3〕沈凤麟，叶中付，钱美玉.信号统计分析与处理仁M丁合肥:中国科学技术大学出版社，2001[4]C.Tellambura,Y.J.Guo,andS.K.Barton,\"ChannelEstimationUsingAperiodicBinarySequencesionsLetters,VOL.2，NO.5,MAY1998TheChannelEstimationandImplementationonFPGAinMIMOCommunicationSystemZHANGHui，CHANGJing(InstituteOfInformationScienceandEngineeringSoutheastUniversity,NanjingJiangsu210096)Abstract:Inthispaper,wepresentachannelestimationapproachforMIMOsystemswithfourtransmitanten-nasandmultiplereceiveantennasbasedontrainingsequence.TheimplementationonFPGAisdetailedstudied.Thenewschemecanreducethematrixmultiplicationoperations.Theimplementationresultsshowthattheschemecanachievetheexpectedperformance.Keywords:MultipleInputMultipleOutput(MIMO);channelestimation;trainingsequence;LS;FPGA%